用于执行混洗和操作(混洗-操作)的系统、装置和方法

用于执行混洗和操作(混洗-操作)的系统、装置和方法
【专利摘要】描述了用于在计算机处理器中响应于单个数据元素混洗和操作指令执行数据元素混洗并对经混洗的数据元素执行操作的系统、装置和方法的实施例，该指令包括目的地向量寄存器操作数、第一和第二源向量寄存器操作数、立即数值和操作码。
【专利说明】用于执行混洗和操作（混洗-操作）的系统、装置和方法

【技术领域】
[0001] 本发明的领域一般涉及计算机处理器架构，更具体地涉及在执行时导致特定结果 的指令。

【背景技术】
[0002] 高性能计算（HPC)中的常见操作是具有交叉迭代数据依赖性（复现）的循环的处 理。例如，以下的部分循环是这种循环的一个示例。
[0003] For:
[0004] A[i] = A[i-2]*B[i]+C[i]
[0005] i+ = I
[0006] 不幸的是，至今为止，没有简化这些循环类型的指令。

【专利附图】

【附图说明】
[0007] 本发明是通过示例说明的，而不仅局限于各个附图的图示，在附图中，类似的参考 标号表示类似的元件，其中：
[0008] 图la-d示出VSHP {0P}指令的示例性操作。
[0009] 图2示出在处理器中使用VSHP{0P}指令的实施例。
[0010] 图3示出用于处理VSHP {0P}指令的方法的实施例。
[0011] 图4示出用于处理四数据元素数据通道横向部分和的横向部分和的示例性伪代 码。
[0012] 图5示出根据本发明的一个实施例的1有效位向量写掩码元素的数量同向量尺寸 和数据元素尺寸之间的相关性。
[0013] 图6A示出示例性AVX指令格式。
[0014] 图6B示出来自图6A的哪些字段构成完整操作码字段和基础操作字段。
[0015] 图6C示出来自图6A的哪些字段构成寄存器索引字段。
[0016] 图7A-7B是示出根据本发明的实施例的通用向量友好指令格式及其指令模板的 框图。
[0017] 图8A-8D是示出根据本发明的实施例的示例性专用向量友好指令格式的框图。
[0018] 图9是根据本发明的一个实施例的寄存器架构的框图。
[0019] 图IOA是示出根据本发明的各实施例的示例性有序流水线和示例性的寄存器重 命名的无序发布/执行流水线的框图。
[0020] 图IOB是示出根据本发明的各实施例的要包括在处理器中的有序架构核的示例 性实施例和示例性的寄存器重命名的无序发布/执行架构核的框图。
[0021] 图IlA-B示出了更具体的示例性有序核架构的框图，该核将是芯片中的若干逻辑 块之一（包括相同类型和/或不同类型的其他核）。
[0022] 图12是根据本发明的实施例的可具有一个以上核、可具有集成存储器控制器、并 且可具有集成图形的处理器的方框图。
[0023] 图14是根据本发明的实施例的第一更具体的示例性系统的框图。
[0024] 图15是根据本发明的实施例的第二更具体的示例性系统的框图。
[0025] 图16是根据本发明的实施例的SoC的框图。
[0026] 图17是根据本发明的实施例的对比使用软件指令变换器将源指令集中的二进制 指令变换成目标指令集中的二进制指令的框图。

【具体实施方式】
[0027] 在以下描述中，陈述了多个具体细节。然而，应当理解的是，可不通过这些具体细 节来实施本发明的实施例。在其它实例中，未详细示出公知的电路、结构以及技术，以免模 糊对本描述的理解。
[0028] 说明书中对"一个实施例"、"实施例"、"示例实施例"等等的引用表示所描述的实 施例可包括特定特征、结构或特性，但是，每一个实施例可以不一定包括该特定特征、结构， 或特征。此外，这些短语不一定表示同一实施例。此外，当结合实施例描述特定的特征、结 构或特性时，认为本领域普通技术人员能够知晓结合其它实施例来实现这种特征、结构或 特性，无论是否明确描述。
[0029] 概览
[0030] 指令集、或指令集架构（ISA)是涉及编程的计算机架构的一部分，并且可包括原 生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处理、以及外部输入和 输出（I/O)。术语指令在本申请中一般表示宏指令，宏指令是被提供给处理器（或指令转 换器，该指令转换器（利用静态二进制转换、包括动态编译的动态二进制转换）转换、变形、 仿真或以其他方式将指令转换成将由处理器处理的一个或多个其他指令）以供执行的指 令一作为对比，微指令或微操作（微操作）是处理器的解码器解码宏指令的结果。
[0031] ISA与微架构不同，微架构是实现指令集的处理器的内部设计。具有不同的微架 构的处理器可以共享共同的指令集。例如，INTEL?奔腾四（Pentium 4)处理器、Intel? 酷睿（Core?)处理器、以及来自加利福尼亚州桑尼威尔（Sunnyvale)的超微半导体有限公 司（Advanced Micro Devices, Inc.)的诸多处理器执行几乎相同版本的x86指令集（在更 新的版本中加入了一些扩展），但具有不同的内部设计。例如，ISA的相同寄存器架构在不 同的微架构中使用公知的技术以不同方法来实现，公知的技术包括专用物理寄存器、使用 寄存器重命名机制（例如，使用寄存器别名表（RAT)、重排序缓冲器（R0B)、以及引退寄存器 组；使用多个寄存器映射和寄存器池）的一个或多个动态分配物理寄存器，等等。除非另行 指出，术语寄存器架构、寄存器组和寄存器在本文中用于指代对软件/编程者可见的寄存 器以及指令指定寄存器的方式。在需要特殊性的情况下，形容词"逻辑"、"架构"、或"软件 可见的"将用于表示寄存器架构中的寄存器/寄存器组，而不同的形容词将用于指定给定微 架构中的寄存器（例如，物理寄存器、重新排序缓冲器、引退寄存器、寄存器池）。
[0032] 指令集包括一个或多个指令格式。给定指令格式限定各个字段（位的数量、位的 位置）以指定要执行的操作（操作码）以及要对其执行该操作的操作数等。通过指令模板 (或子格式）的限定来进一步分解一些指令格式。例如，给定指令格式的指令模板可被限定 为具有指令格式的字段（所包括的字段通常按照相同顺序，但是至少一些字段具有不同的 位位置，因为包括更少的字段）的不同子集，和/或被限定为具有不同解释的给定字段。由 此，ISA的每一指令使用给定指令格式（并且如果限定，则在该指令格式的指令模板的给定 一个中）来表达，并且包括用于指定操作和操作数的字段。例如，示例性ADD指令具有专用 操作码以及包括用于指定该操作码的操作码字段和用于选择操作数的操作数字段（源1/ 目的地以及源2)的指令格式，并且该ADD指令在指令流中的出现将具有选择专用操作数的 操作数字段中的专用内容。
[0033] 科学、金融、自动向量化的通用、RMS(识别、挖掘以及合成）以及可视和多媒体应 用程序（例如，2D/3D图形、图像处理、视频压缩/解压缩、语音识别算法和音频操纵）常常 需要对大量的数据项执行相同操作（被称为"数据并行性"）。单指令多数据（SIMD)是指 使处理器对多个数据项执行操作的一种指令。SMD技术特别适于能够在逻辑上将寄存器中 的位分割为若干个固定尺寸的数据元素的处理器，其中每一个数据元素都表示单独的值。 例如，256位寄存器中的位可以作为四个单独的64位打包的数据元素（四字（Q)尺寸的数 据元素）、八个单独的32位打包的数据元素（双字（D)尺寸的数据元素）、十六单独的16 位打包的数据元素（字（W)尺寸的数据元素）、或三十二个单独的8位数据元素（字节（B) 尺寸的数据元素），被指定为要被操作的源操作数。这种类型的数据被称为打包数据类型 或向量数据类型，这种数据类型的操作数被称为打包数据操作数或向量操作数。换句话说， 打包数据项或向量指的是打包数据元素的序列，并且打包数据操作数或向量操作数是SMD 指令（也称为打包数据指令或向量指令）的源操作数或目的地操作数。
[0034] 作为示例，一种类型的SIMD指令指定要以纵向方式对两个源向量操作数执行的 单个向量操作，以生成相同尺寸的、具有相同数量的数据元素、且有相同数据元素顺序的目 的地向量操作数（也称为结果向量操作数）。源向量操作数中的数据元素被称为源数据元 素，而目的地向量操作数中的数据元素被称为目的地或结果数据元素。这些源向量操作数 具有相同尺寸，并包含相同宽度的数据元素，因此它们包含相同数量的数据元素。两个源 向量操作数中的相同位位置中的源数据元素形成数据元素对（也称为相对应的数据元素； 艮P，每个源操作数的数据元素位置〇中的数据元素相对应，每个源操作数的数据元素位置1 中的数据元素相对应，以此类推）。分别地对这些源数据元素对中的每一对执行由该SIMD 指令所指定的操作，以生成匹配数量的结果数据元素，如此，每一对源数据元素都具有对应 的结果数据元素。由于操作是纵向的，并且由于结果向量操作数尺寸相同、具有相同数量的 数据元素、且结果数据元素与源向量操作数以相同数据元素顺序来存储，因此，结果数据元 素与源向量操作数中的它们的对应的源数据元素对处于结果向量操作数的相同位位置中。 除此示例性类型的SMD指令之外，还有各种其他类型的SMD指令（例如，仅有一个或具有 两个以上的源向量操作数的SMD指令；以水平方式操作的SMD指令；生成不同尺寸的结 果向量操作数的SIMD指令；具有不同尺寸的数据元素的SIMD指令；和/或具有不同的数据 元素顺序的SMD指令）。应该理解，术语目的地向量操作数（或目的地操作数）被限定为 执行由指令所指定的操作的直接结果，包括将该目的地操作数存储在某一位置（寄存器或 在由该指令所指定的存储器地址），以便它可以作为源操作数由另一指令访问（由另一指 令指定该同一个位置）。
[0035] 在以下描述中，在描述该指令集架构中的该特定指令的操作之前，需要解释一些 项目。一个这样的项叫做"写掩码寄存器"，其一般用于断定（predicate)操作数，以有条件 地控制每元素计算操作（下面，也可以使用术语"掩码寄存器"，是指诸如下面所讨论的"k" 寄存器之类的写掩码寄存器）。如下文中使用，写掩码寄存器存储多个位（16、32、64等等）， 其中写掩码寄存器中的每个有效位控制向量寄存器的打包数据元素在SMD处理期间的操 作/更新。典型地，存在超过一个写掩码寄存器可供处理器核使用。
[0036] 该指令集架构包括至少一些SMD指令，该至少一些SMD指令指定向量操作并具 有用于从这些向量寄存器中选择源寄存器和/或目的地寄存器的字段（示例性的SIMD指 令可指定要对向量寄存器中的一个或多个向量寄存器的内容执行的向量操作，并且将该向 量操作的结果存储在向量寄存器之一中）。本发明的不同实施例可具有不同尺寸的向量寄 存器，并支持更多/更少/不同尺寸的数据元素。
[0037] 由SMD指令所指定的多比特数据元素的大小（例如，字节、字、双字、四倍长字） 确定矢量寄存器内的数据元素位置摂的比特位置，而矢量操作数的大小确定数据元素的数 量。打包数据元素指的是存储在特定位置中的数据。换句话说，依赖于目的地操作数中的 数据元素的尺寸和目的地操作数的尺寸（目的地操作数中总的位数量）（或者换句话说，依 赖于目的地操作数的尺寸和该目的地操作数中的数据元素的数量），作为结果的向量操作 数内的多位数据元素位置的位位置改变（例如，如果作为结果的向量操作数的目的地是向 量寄存器，则该目的地向量寄存器内的多位数据元素位置的位位置改变）。例如，在对32位 数据元素进行操作的向量操作（数据元素位置〇占据位位置31:0,数据元素位置1占据位 位置63:32,以此类推）与对64位数据元素进行操作的向量操作（数据元素位置0占据位 位置63:0,数据元素位置1占据位位置127:64,以此类推）之间，多位数据元素的位位置不 同。
[0038] 此外，根据本发明的一个实施例，在1有效位向量写掩码元素的数量与向量尺寸 和数据元素尺寸之间存在如图5所示的关联。示出了 128位、256位以及512位的向量尺 寸，不过其他宽度也是可能的。考虑了 8位字节（B)、16位字（W)、32位双字（D)或单精度 浮点以及64位四字（Q)或双精度浮点的数据元素尺寸，不过其他宽度也是可能的。如图所 示，当矢量大小是128比特时，当矢量的数据元素大小是8比特时16比特可以用于掩码，当 矢量的数据元素大小是16比特时8比特可以用于掩码，当矢量的数据元素大小是32比特 时4比特可以用于掩码，且当矢量的数据元素大小是64比特时2比特可以用于掩码。当矢 量大小是256比特时，当打包的数据元素宽度是8比特时32比特可以用于掩码，当矢量的 数据元素大小是16比特时16比特可以用于掩码，当矢量的数据元素大小是32比特时8比 特可以用于掩码，当矢量的数据元素大小是64比特时4比特可以用于掩码。当矢量大小是 512比特时，当矢量的数据元素大小是8比特时64比特可以用于掩码，当矢量的数据元素大 小是16比特时32比特可以用于掩码，当矢量的数据元素大小是32比特时16比特可以用 于掩码，且当矢量的数据元素大小是64比特时，8比特可以用于掩码。
[0039] 依赖于向量尺寸和数据元素尺寸的组合，可将所有64位、或仅64位的子集用作写 掩码。一般而言，当使用单个、每元素掩码控制比特时，用于掩码（有效比特）的矢量写掩 码寄存器中的比特的数量等于矢量大小（以比特为单位）除以矢量的数据元素大小（以比 特为单位）。
[0040] 以下是通常称为向量（avector)混洗和操作（"VSHPI0P} "）指令的指令实施例和 可用于执行此类指令的系统、架构、指令格式等等的实施例，此类指令有益于包括循环向量 化在内的若干不同领域。"VSHPIOP}指令的执行导致第一数据元素源（例如寄存器）的由 指令的立即数定义的若干数据元素的混洗，以及对第一数据元素源的经混洗数据元素与第 二数据元素源的未经混洗数据元素的操作。
[0041] 利用该指令，背景的循环可被重新编码为（其中目的地寄存器在右侧）：
[0042] Kl = 3
[0043] FOR:
[0044] VMOVUPS A[i-2] {Kl}, ZMMl
[0045] VMOVUPS B [i]，ZMM3
[0046] VMULPS ZMM1{K1},ZMM3, ZMM2
[0047] VSHPMULPS ZMM2, ZMM3, ZMM2, 2
[0048] VMOVUPS C[i],ZMM4
[0049] VADDPS ZMM2, ZMM4, ZMM2
[0050] VMOVUPS ZMM2,A[i]
[0051] i+ = 16
[0052] 图I (a)-(d)示出VSHPIOP}指令的操作的示例性图释。尽管这些示例将向量寄存 器用于源和目的地两者，但应理解可将存储器位置用于源和/或目的地中的一个或多个。
[0053] 图1(a)示出示例性VSHPI0P}，其中源寄存器中的一个也是目的地寄存器，且操作 是乘法。在该示例中，在任何混洗或乘法之前，第一源寄存器101的全部8个数据元素具有 值1。该数量的数据元素仅仅是示例性的，且可只用其它数量和尺寸的数据元素。第二源 寄存器103具有从0至7范围的数据元素。该指令的立即数值是"1"。这表示在任何乘法 之前第一源寄存器的数据元素位置将被混洗一，其中混洗被定义为数据元素位置减去立即 数。总之，该指令的操作是：目的地寄存器的特定数据元素位置（dest[j])等于将第二源 的数据元素位置（src2[j])施加到第一源的经混洗的数据元素位置（srcl[j-imm])的操作 (在这种情况下为乘法）。例如，在该示例的乘法操作的情况下，该指令将导致：按照数据元 素位置，dest[j] = srcl[j-imm]*s;rc2[j]。在该示例中，在数据元素位置0,没有混洗，所 以没有发生乘法操作。然而，在替换实施例中，仍将发生乘法，但相对于0值。在数据元素 位置1，存储在目的地数据元素位置1中的结果是利用第一源寄存器的数据元素位置1的数 据（这是值1)与第二源寄存器的数据元素位置2的数据（这也是值1)的乘法功能单元的 乘法结果，从而导致1*1的结果1被存储在目的地寄存器中的数据元素位置1处。可将相 同的功能单元用于每次乘法，将不同的功能单元用于每次乘法，或在两者之间。
[0054] 此外，在一些实施例中，写掩码寄存器用于对有效数据元素位置进行掩码操作，以 免对其执行操作。例如，在图1(a)中，如果对第三数据元素（数据元素[2])进行掩码，则 不会执行操作，且目的地寄存器中在该位置处的值将保持为1且不会如所示地变为2。
[0055] 图I (b)示出示例性VSHP {0P},其中源和目的地不相同，且操作是加法。在该示例 中，示出每个源仅4个数据元素。然而，应当理解可使用更多或更少的数据元素。另外，故 意对数据元素的尺寸不作限定，但是可使用任何尺寸，诸如8-、16-、32-、64-、128-、256-位 等等。
[0056] 第一和第二源寄存器105U07具有如所示的数据元素。该指令的立即数值是 "1"。这表示在任何加法之前第一源寄存器的数据元素位置将被混洗一，其中混洗被定义 为数据元素位置减去立即数。总之，该指令的操作是：目的地寄存器的特定数据元素位置 (dest[j])等于将第二源的数据元素位置（src2[j])施加到第一源的经混洗的数据元素位 置（srcl[j-imm])的操作（在这种情况下为加法）。例如，在该示例的加法操作的情况下， 该指令将导致：按照数据元素位置，dest[j] = srcl[j-imm]*s;rc2[j]。在该示例中，在数据 元素位置〇,没有混洗，所以没有发生加法操作。如此，目的地不改变（图中标记为NC)。然 而，在替换实施例中，仍将发生加法，但相对于0值。在数据元素位置1，存储在目的地数据 元素位置1中的结果是利用第一源寄存器的数据元素位置1的数据（这是值2)与第二源 寄存器的数据元素位置2的数据（这是3)的加法功能单元的加法结果，从而导致2+3的结 果5被存储在目的地寄存器中的数据元素位置1处。可将相同的功能单元用于每次加法， 将不同的功能单元用于每次加法，或在两者之间。
[0057] 图1(c)示出示例性VSHPI0P}，其中源和目的地不相同，且操作是除法。在该示例 中，示出每个源仅4个数据元素。然而，应当理解可使用更多或更少的数据元素。另外，故 意对数据元素的尺寸不作限定，但是可使用任何尺寸，诸如8-、16-、32-、64-、128-、256-位 等等。
[0058] 第一和第二源寄存器113U15具有如所示的数据元素。该指令的立即数值是 "2"。这表示在任何除法之前第一源寄存器的数据元素位置将被混洗二，其中混洗被定义 为数据元素位置减去立即数。总之，该指令的操作是：目的地寄存器的特定数据元素位置 (dest[j])等于将第二源的数据元素位置（src2[j])施加到第一源的经混洗的数据元素位 置（SrCl[j-imm])的操作（在这种情况下为除法）。例如，在该示例的除法操作的情况下， 该指令将导致：按照数据元素位置，dest[j] =srcl[j-imm]/src2[j]。在该示例中，在数 据元素位置〇,没有混洗，所以没有发生除法操作。如此，目的地不改变（图中标记为NC)。 然而，在替换实施例中，仍将发生除法，但相对于0值。在数据元素位置2,存储在目的地数 据元素位置2中的结果是利用第一源寄存器的数据元素位置0的数据（这是值1)与第二 源寄存器的数据元素位置2的数据（这是2)的除法功能单元的除法结果，从而导致1/2的 结果〇. 5被存储在目的地寄存器中的数据元素位置2处。可将相同的功能单元用于每次除 法，将不同的功能单元用于每次除法，或在两者之间。
[0059] 图1(d)示出示例性VSHPI0P}，其中源和目的地不相同，且操作是减法。在该示例 中，示出每个源仅4个数据元素。然而，应当理解可使用更多或更少的数据元素。另外，故 意对数据元素的尺寸不作限定，但是可使用任何尺寸，诸如8-、16-、32-、64-、128-、256-位 等等。
[0060] 第一和第二源寄存器117U19具有如所示的数据元素。该指令的立即数值是 "2"。这表示在任何减法之前第一源寄存器的数据元素位置将被混洗二，其中混洗被定义 为数据元素位置减去立即数。总之，该指令的操作是：目的地寄存器的特定数据元素位置 (dest[j])等于将第二源的数据元素位置（src2[j])施加到第一源的经混洗的数据元素位 置（srcl[j-imm])的操作（在这种情况下为减法）。例如，在该示例的减法操作的情况下， 该指令将导致：按照数据元素位置，dest[j] = srcl[j-imm]-src2[j]。在该示例中，在数据 元素位置〇,没有混洗，所以没有发生减法操作。如此，目的地不改变（图中标记为NC)。然 而，在替换实施例中，仍将发生减法，但相对于0值。在数据元素位置2,存储在目的地数据 元素位置2中的结果是利用第一源寄存器的数据元素位置0的数据（这是值4)与第二源 寄存器的数据元素位置2的数据（这是2)的减法功能单元的减法结果，从而导致4-2的结 果2被存储在目的地寄存器中的数据元素位置2处。可将相同的功能单元用于每次减法， 将不同的功能单元用于每次减法，或在两者之间。
[0061] 示例性格式
[0062] 该指令的示例性格式是"VSHP{0P}ZMM1 {kl}，ZMM2, ZMM3, IMM"，其中操作上ZMMl 是目的地向量寄存器，ZMM2和ZMM3是源向量寄存器（诸如128-、256-、512_位寄存器等） 或源存储器位置，IMM是定义混洗量的立即数值（诸如8_、16-、32_位值），VSHP {0P}是指 令的操作码。操作码的{0P}部分定义将在经混洗和未经混洗的数据上执行的操作，诸如数 学操作（如加法、减法、乘法、除法、合并的多重加（fused multiple add)等）（可执行任何 数据操纵操作）、布尔操作（如AND、0R、X0R等）或任何其它操作。数据元素的尺寸可被定 义在该指令的"前缀"中，诸如通过使用数据粒度位的指示来定义。在多数实施例中，该位 将指示每个数据元素是32位或64位，不过也可使用其他变型。在其它实施例中，通过该指 令的操作码来限定打包数据元素的尺寸。例如，关于打包数据元素是字节、字、双字或四字 尺寸的指示。记号{kl}指示该指令可如上所指出的使用写掩码。另外，在一些实施例中， 目的地是存储器位置。
[0063] 示例性的执行方法
[0064] 图2示出在处理器中使用VSHP {0P}指令的实施例。在201，取出VSHP {0P}指令， 该指令具有目的地向量寄存器操作数、至少两个源向量寄存器操作数、立即数值以及操作 码。然而，该示例使用向量寄存器作为源操作数，
[0065] 在203,通过解码逻辑解码VSHP {0P}指令。依赖于该指令的格式，可在该阶段解释 多种数据，诸如是否将进行数据转换、要写入和检索哪些寄存器、要访问什么存储器地址、 等等。
[0066] 在205,检索/读取源操作数值。例如，读取源寄存器或访问一个或多个存储器位 置。
[0067] 在207,通过诸如一个或多个功能单元之类的执行资源来执行VSHP {0P}指令（或 包括诸如微操作之类的之类的操作），以对第一源的数据元素位置执行由立即数定义的混 洗和对第一源的经混洗的数据元素位置与第二源的未经混洗的数据元素位置执行操作。并 非第一源的所有数据元素位置可用于稍后的操作。通过从每个数据元素位置减去立即数来 限定第一源的混洗。
[0068] 在209,每个操作结果被存储在目的地寄存器的与第二源的未经混洗的数据元素 位置相对应的打包数据元素位置中。虽然分别示出了 207和209,但在一些实施例中，它们 作为指令执行的一部分一起执行。
[0069] 图3示出用于处理VSHP {0P}指令的方法的实施例。更具体地，该示图详细描述了 用于处理数据位置的步骤。在该实施例中，假定先前已经执行了操作201-205中的一些（若 不是全部），然而未示出那些操作，以免模糊下文呈现的细节。例如，未示出取出和解码，也 未示出操作数检索。
[0070] 在301，计算第一源寄存器的最低有效数据元素位置减去立即数的值（例如，数据 元素位置〇减去立即数）。这提供了可对其执行操作的第一数据元素位置。在几乎所有的 实例中，这将是小于1的值，并且如上所指出的该值在第一源中不具有相应的条目。如此， 在大多数实施例，跳过该步骤。
[0071] 在303,确定所计算的值是否大于或等于0。如果否，则该值在第一源中没有对应 的条目，因此在305,在第二源的最低有效数据元素位置处通常不执行操作，且没有更新结 果将被存储在目的地寄存器的最低有效数据元素位置中。在307,计算第一源寄存器的下一 最低有效数据元素位置减去立即数的值。对该计算值进行303处的确定。
[0072] 如果所计算的值大于或等于0,则在309,执行由操作码指定的操作。对来自第一 源的与所计算的值对应的数据元素位置的数据和来自第二源的在301或307的计算中所使 用的数据元素位置处的数据执行该操作。例如，回看图I (a)，第一次导致计算的值大于或等 于〇的所使用的数据元素位置是数据元素位置1 (1减去立即数1等于〇)。在这一点，存在 第一源的混洗和操作（混洗-操作）。
[0073] 在311，操作的结果被存储到目的地寄存器中的与301或307的计算中所使用的数 据元素位置对应的数据元素位置中。
[0074] 在313,确定该数据元素位置在目的地寄存器中是否是最高有效。如果是，则该方 法和指令已经完成。如果否，则轮到下一个最低有效数据元素位置进行307的计算。
[0075] 当然，可执行上述步骤的变型。例如，方法可在最高有效数据元素位置开始，并且 向后进行。另外，尽管已经以顺序方式描述了以上内容，但容易地将方法调节为并行。例如， 301、307的计算均可并行完成，309的操作并行完成，和/或311的结果存储并行完成。
[0076] 图4示出用于上述指令的示例性伪代码。
[0077] 示例性指令格式
[0078] 本文中所描述的指令的实施例可以不同的格式体现。例如，本文描述的指令可体 现为VEX、通用向量友好或其它格式。以下讨论VEX和通用向量友好格式的细节。另外，在 下文中详述示例性系统、架构、以及流水线。指令的实施例可在这些系统、架构、以及流水线 上执行，但是不限于详述的系统、架构、以及流水线。
[0079] VEX指令格式
[0080] VEX编码允许指令具有两个以上操作数，并且允许SMD向量寄存器比128位长。 VEX前缀的使用提供了三个操作数（或者更多）句法。例如，先前的两操作数指令执行改写 源操作数的操作（诸如A = A+B)。VEX前缀的使用使操作数执行非破坏性操作，诸如A = B+C。
[0081] 图6A示出示例性AVX指令格式，包括VEX前缀602、实操作码字段630、MoD R/M字 节640、SIB字节650、位移字段662以及IMM8672。图6B示出来自图6A的哪些字段构成完 整操作码字段674和基础操作字段642。图6C示出来自图6A的哪些字段构成寄存器索引 字段644。
[0082] VEX前缀（字节0-2)602以三字节形式进行编码。第一字节是格式字段640 (VEX 字节0,位[7:0])，该格式字段640包含明确的C4字节值（用于区分C4指令格式的唯一 值）。第二-第三字节（VEX字节1-2)包括提供专用能力的多个位字段。具体地，REX字段 605 (VEX字节1，位[7-5])由VEX. R位字段（VEX字节1，位[7] - R)、VEX. X位字段（VEX字 节1，位[6] -X)以及VEX. B位字段（VEX字节1，位[5] -B)组成。这些指令的其他字段对 如在本领域中已知的寄存器索引的较低三个位（rrr、XXX以及bbb)进行编码，由此可通过 增加VEX. R、VEX. X以及VEX. B来形成Rrrr、Xxxx以及Bbbb。操作码映射字段615 (VEX字节 1，位[4:0] -mmmmm)包括对隐含的前导操作码字节进行编码的内容。W字段664 (VEX字节 2,位[7] -W)由记号VEX. W表示，并且提供取决于该指令而不同的功能。VEX. WW 620 (VEX 字节2,位[6:3]-vvvv)的作用可包括如下：1)VEX. vvvv编码第一源寄存器操作数且对具有 两个或两个以上源操作数的指令有效，第一源寄存器操作数以反转（1补码）形式被指定； 2) VEX. vvvv编码目的地寄存器操作数，目的地寄存器操作数针对特定向量位移以1补码的 形式被指定；或者3)VEX. vvvv不编码任何操作数，保留该字段，并且应当包含1111b。如果 VEX. L 668尺寸字段（VEX字节2,位[2]-L) =0,则它指示128位向量；如果VEX. L= 1，则 它指示256位向量。前缀编码字段625 (VEX字节2,位[l:0]-pp)提供了用于基础操作字段 的附加位。
[0083] 实操作码字段630 (字节3)还被称为操作码字节。操作码的一部分在该字段中指 定。
[0084] MOD R/M 字段 640 (字节 4)包括 MOD 字段 642 (位[7-6] )、Reg 字段 644 (位[5-3])、 以及R/M字段646 (位[2-0])。Reg字段644的作用可包括如下：对目的地寄存器操作数或 源寄存器操作数（Rrrr中的rrr)进行编码；或者被视为操作码扩展且不用于对任何指令操 作数进行编码。R/M字段646的作用可包括如下：对引用存储器地址的指令操作数进行编 码；或者对目的地寄存器操作数或源寄存器操作数进行编码。
[0085] 比例、索引、基址（SIB) -比例字段650(字节5)的内容包括用于存储器地址生 成的SS652(位[7-6])。先前已经针对寄存器索引Xxxx和Bbbb参考了 SIB. XXX 654(位 [5-3])和 SIB.bbb 656(位[2-0])的内容。
[0086] 位移字段662和立即数字段（IMM8) 672包含地址数据。
[0087] 通用向量友好指令格式
[0088] 向量友好指令格式是适于向量指令（例如，存在专用于向量操作的特定字段）的 指令格式。尽管描述了其中通过向量友好指令格式支持向量和标量运算两者的实施例，但 是替代实施例仅使用通过向量友好指令格式的向量运算。
[0089] 图7A-7B是示出根据本发明的实施例的通用向量友好指令格式及其指令模板的 框图。图7A是示出根据本发明的实施例的通用向量友好指令格式及其A类指令模板的框 图；而图7B是示出根据本发明的实施例的通用向量友好指令格式及其B类指令模板的框 图。具体地，针对通用向量友好指令格式700定义A类和B类指令模板，两者包括无存储器 访问705的指令模板和存储器访问720的指令模板。在向量友好指令格式的上下文中的术 语"通用"指不束缚于任何专用指令集的指令格式。
[0090] 尽管将描述其中向量友好指令格式支持64字节向量操作数长度（或尺寸）与32 位（4字节）或64位（8字节）数据元素宽度（或尺寸）（并且由此，64字节向量由16双字 尺寸的元素或者替代地8四字尺寸的元素组成）、64字节向量操作数长度（或尺寸）与16 位（2字节）或8位（1字节）数据元素宽度（或尺寸）、32字节向量操作数长度（或尺寸） 与32位（4字节）、64位（8字节）、16位（2字节）、或8位（1字节）数据元素宽度（或尺 寸）、以及16字节向量操作数长度（或尺寸）与32位（4字节）、64位（8字节）、16位（2 字节）、或8位（1字节）数据元素宽度（或尺寸）的本发明的实施例，但是替代实施例可支 持更大、更小、和/或不同的向量操作数尺寸（例如，256字节向量操作数）与更大、更小或 不同的数据元素宽度（例如，128位（16字节）数据元素宽度）。
[0091] 图7A中的A类指令模板包括：1)在无存储器访问705的指令模板内，示出无存储 器访问的完全舍入控制型操作710的指令模板、以及无存储器访问的数据变换型操作715 的指令模板；以及2)在存储器访问720的指令模板内，示出存储器访问的时效性725的指 令模板和存储器访问的非时效性730的指令模板。图7B中的B类指令模板包括：1)在无存 储器访问705的指令模板内，示出无存储器访问的写掩码控制的部分舍入控制型操作712 的指令模板以及无存储器访问的写掩码控制的vsize型操作717的指令模板；以及2)在存 储器访问720的指令模板内，示出存储器访问的写掩码控制727的指令模板。
[0092] 通用向量友好指令格式700包括以下列出的按照在图7A-7B中示出的顺序的如下 字段。
[0093] 格式字段740 -该字段中的特定值（指令格式标识符值）唯一地标识向量友好指 令格式，并且由此标识指令在指令流中以向量友好指令格式出现。由此，该字段对于仅具有 通用向量友好指令格式的指令集是不需要的，在这个意义上该字段是任选的。
[0094] 基础操作字段742 -其内容区分不同的基础操作。
[0095] 寄存器索引字段744-其内容直接或者通过地址生成来指定源或目的地操作数在 寄存器中或者在存储器中的位置。这些字段包括足够数量的位以从PxQ(例如，32x512、 16xl28、32xl024、64xl024)个寄存器组选择N个寄存器。尽管在一个实施例中N可高达三个 源和一个目的地寄存器，但是替代实施例可支持更多或更少的源和目的地寄存器（例如， 可支持高达两个源，其中这些源中的一个源还用作目的地，可支持高达三个源，其中这些源 中的一个源还用作目的地，可支持高达两个源和一个目的地）。
[0096] 修饰符（modifier)字段746 -其内容将指定存储器访问的以通用向量指令格式出 现的指令与不指定存储器访问的以通用向量指令格式出现的指令区分开；即在无存储器访 问705的指令模板与存储器访问720的指令模板之间进行区分。存储器访问操作读取和/ 或写入到存储器层次（在一些情况下，使用寄存器中的值来指定源和/或目的地地址），而 非存储器访问操作不这样（例如，源和/或目的地是寄存器）。尽管在一个实施例中，该字 段还在三种不同的方式之间选择以执行存储器地址计算，但是替代实施例可支持更多、更 少或不同的方式来执行存储器地址计算。
[0097] 扩充操作字段750 -其内容区分除基础操作以外还要执行各种不同操作中的哪 一个操作。该字段是针对上下文的。在本发明的一个实施例中，该字段被分成类字段768、 a字段752、以及P字段754。扩充操作字段750允许在单一指令而非2、3或4个指令中 执行多组共同的操作。
[0098] 比例字段760 -其内容允许用于存储器地址生成（例如，用于使用2ttw*索引+ 基址的地址生成）的索引字段的内容的按比例缩放。
[0099] 位移字段762A -其内容用作存储器地址生成的一部分（例如，用于使用2 索 引+基址+位移的地址生成）。
[0100] 位移因数字段762B (注意，位移字段762A直接在位移因数字段762B上的并置指 示使用一个或另一个）一其内容用作地址生成的一部分，它指定通过存储器访问的尺寸 (N)按比例缩放的位移因数，其中N是存储器访问中的字节数量（例如，用于使用2?*索 弓丨+基址+按比例缩放的位移的地址生成）。忽略冗余的低阶位，并且因此将位移因数字段 的内容乘以存储器操作数总尺寸（N)以生成在计算有效地址中使用的最终位移。N的值由 处理器硬件在运行时基于完整操作码字段774 (稍后在本文中描述）和数据操纵字段754C 确定。位移字段762A和位移因数字段762B可以不用于无存储器访问705的指令模板和/ 或不同的实施例可实现两者中的仅一个或不实现两者中的任一个，在这个意义上位移字段 762A和位移因数字段762B是任选的。
[0101] 数据元素宽度字段764 -其内容区分使用多个数据元素宽度中的哪一个（在一些 实施例中用于所有指令，在其他实施例中只用于一些指令）。如果支持仅一个数据元素宽度 和/或使用操作码的某一方面来支持数据元素宽度，则该字段是不需要的，在这个意义上 该字段是任选的。
[0102] 写掩码字段770 -其内容在每一数据元素位置的基础上控制目的地向量操作数 中的数据元素位置是否反映基础操作和扩充操作的结果。A类指令模板支持合并-写掩码 操作，而B类指令模板支持合并写掩码操作和归零写掩码操作两者。当合并时，向量掩码允 许在执行任何操作期间保护目的地中的任何元素集免于更新（由基础操作和扩充操作指 定）；在另一实施例中，保持其中对应掩码位具有〇的目的地的每一元素的旧值。相反，当 归零时，向量掩码允许在执行任何操作期间使目的地中的任何元素集归零（由基础操作和 扩充操作指定）；在一个实施例中，目的地的元素在对应掩码位具有〇值时被设为〇。该功 能的子集是控制执行的操作的向量长度的能力（即，从第一个到最后一个要修改的元素的 跨度），然而，被修改的元素不一定要是连续的。由此，写掩码字段770允许部分向量操作， 这包括加载、存储、算术、逻辑等。尽管描述了其中写掩码字段770的内容选择了多个写掩 码寄存器中的包含要使用的写掩码的一个写掩码寄存器（并且由此写掩码字段770的内容 间接地标识了要执行的掩码操作）的本发明的实施例，但是替代实施例相反或另外允许掩 码写字段770的内容直接地指定要执行的掩码操作。
[0103] 立即数字段772 -其内容允许对立即数的指定。该字段在实现不支持立即数的通 用向量友好格式中不存在且在不使用立即数的指令中不存在，在这个意义上该字段是任选 的。
[0104] 类字段768 -其内容在不同类的指令之间进行区分。参考图7A-B，该字段的内容 在A类和B类指令之间进行选择。在图7A-B中，圆角方形用于指示专用值存在于字段中 (例如，在图7A-B中分别用于类字段768的A类768A和B类768B)。
[0105] A类指令模板
[0106] 在A类非存储器访问705的指令模板的情况下，a字段752被解释为其内容区分 要执行不同扩充操作类型中的哪一种（例如，针对无存储器访问的舍入型操作710和无存 储器访问的数据变换型操作715的指令模板分别指定舍入752A. 1和数据变换752A. 2)的 RS字段752八，而P字段754区分要执行指定类型的操作中的哪一种。在无存储器访问705 指令模板中，比例字段760、位移字段762A以及位移比例字段762B不存在。
[0107] 无存储器访问的指令模板一完全舍入控制型操作
[0108] 在无存储器访问的完全舍入控制型操作710的指令模板中，P字段754被解释为 其内容提供静态舍入的舍入控制字段754A。尽管在本发明的所述实施例中舍入控制字段 754A包括抑制所有浮点异常（SAE)字段756和舍入操作控制字段758,但是替代实施例可 支持、可将这些概念两者都编码成相同的字段或者仅具有这些概念/字段中的一个或另一 个（例如，可仅有舍入操作控制字段758)。
[0109] SAE字段756 -其内容区分是否停用异常事件报告；当SAE字段756的内容指示 启用抑制时，给定指令不报告任何种类的浮点异常标志且不唤起任何浮点异常处理程序。
[0110] 舍入操作控制字段758 -其内容区分执行一组舍入操作中的哪一个（例如，向上 舍入、向下舍入、向零舍入、以及就近舍入）。由此，舍入操作控制字段758允许在每一指令 的基础上改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本发明的一 个实施例中，舍入操作控制字段750的内容优先于该寄存器值。
[0111] 无存储器访问的指令模板一数据变换型操作
[0112] 在无存储器访问的数据变换型操作715的指令模板中，P字段754被解释为数据 变换字段754B，其内容区分要执行多个数据变换中的哪一个（例如，无数据变换、混合、广 播）。
[0113] 在A类存储器访问720的指令模板的情况下，a字段752被解释为驱逐提示字段 752B，其内容区分要使用驱逐提示中的哪一个（在图7A中，对于存储器访问时效性725的 指令模板和存储器访问非时效性730的指令模板分别指定时效性的752B. 1和非时效性的 752B. 2)，而P字段754被解释为数据操纵字段754C，其内容区分要执行多个数据操纵操作 (也称为基元（primitive))中的哪一个（例如，无操纵、广播、源的向上转换、以及目的地的 向下转换）。存储器访问720的指令模板包括比例字段760、以及任选的位移字段762A或 位移比例字段762B。
[0114] 向量存储器指令使用转换支持来执行来自存储器的向量加载并将向量存储到存 储器。如同寻常的向量指令，向量存储器指令以数据元素式的方式与存储器来回传输数据， 其中实际传输的元素由选为写掩码的向量掩码的内容规定。
[0115] 存储器访问的指令模板一时效性的
[0116] 时效性的数据是可能足够快地重新使用以从高速缓存受益的数据。然而，这是提 示，且不同的处理器可以不同的方式实现它，包括完全忽略该提示。
[0117] 存储器访问的指令模板一非时效性的
[0118] 非时效性的数据是不可能足够快地重新使用以从第一级高速缓存中的高速缓存 受益且应当被给予驱逐优先级的数据。然而，这是提示，且不同的处理器可以不同的方式实 现它，包括完全忽略该提示。
[0119] B类指令模板
[0120] 在B类指令模板的情况下，a字段752被解释为写掩码控制（Z)字段752C，其内 容区分由写掩码字段770控制的写掩码操作应当是合并还是归零。
[0121] 在B类非存储器访问705的指令模板的情况下，P字段754的一部分被解释为RL 字段757A，其内容区分要执行不同扩充操作类型中的哪一种（例如，针对无存储器访问的 写掩码控制部分舍入控制类型操作712的指令模板和无存储器访问的写掩码控制VSIZE型 操作717的指令模板分别指定舍入757A. 1和向量长度（VSIZE) 757A. 2)，而P字段754的 其余部分区分要执行指定类型的操作中的哪一种。在无存储器访问705指令模板中，比例 字段760、位移字段762A以及位移比例字段762B不存在。
[0122] 在无存储器访问的写掩码控制的部分舍入控制型操作710的指令模板中，0字段 754的其余部分被解释为舍入操作字段759A，并且停用异常事件报告（给定指令不报告任 何种类的浮点异常标志且不唤起任何浮点异常处理程序）。
[0123] 舍入操作控制字段759A -只作为舍入操作控制字段758,其内容区分执行一组舍 入操作中的哪一个（例如，向上舍入、向下舍入、向零舍入、以及就近舍入）。由此，舍入操作 控制字段759A允许在每一指令的基础上改变舍入模式。在其中处理器包括用于指定舍入 模式的控制寄存器的本发明的一个实施例中，舍入操作控制字段750的内容优先于该寄存 器值。
[0124] 在无存储器访问的写掩码控制VSIZE型操作717的指令模板中，P字段754的其 余部分被解释为向量长度字段759B，其内容区分要执行多个数据向量长度中的哪一个（例 如，128字节、256字节、或512字节）。
[0125] 在B类存储器访问720的指令模板的情况下，P字段754的一部分被解释为广播 字段757B，其内容区分是否要执行广播型数据操纵操作，而3字段754的其余部分被解释 为向量长度字段759B。存储器访问720的指令模板包括比例字段760、以及任选的位移字 段762A或位移比例字段762B。
[0126] 针对通用向量友好指令格式700,示出完整操作码字段774包括格式字段740、基 础操作字段742以及数据元素宽度字段764。尽管示出了其中完整操作码字段774包括所 有这些字段的一个实施例，但是在不支持所有这些字段的实施例中，完整操作码字段774 包括少于所有的这些字段。完整操作码字段774提供操作码（opcode)。
[0127] 扩充操作字段750、数据元素宽度字段764以及写掩码字段770允许在每一指令的 基础上以通用向量友好指令格式指定这些特征。
[0128] 写掩码字段和数据元素宽度字段的组合创建各种类型的指令，因为这些指令允许 基于不同的数据元素宽度应用该掩码。
[0129] 在A类和B类内出现的各种指令模板在不同的情形下是有益的。在本发明的一些 实施例中，不同处理器或者处理器内的不同核可支持仅A类、仅B类、或者可支持两类。举 例而言，旨在用于通用计算的高性能通用无序核可仅支持B类，旨在主要用于图形和/或科 学（吞吐量）计算的核可仅支持A类，并且旨在用于两者的核可支持两者（当然，具有来自 两类的模板和指令的一些混合、但是并非来自两类的所有模板和指令的核在本发明的范围 内）。同样，单一处理器可包括多个核，所有核支持相同的类或者其中不同的核支持不同的 类。举例而言，在具有单独的图形和通用核的处理器中，图形核中的旨在主要用于图形和/ 或科学计算的一个核可仅支持A类，而通用核中的一个或多个可以是具有旨在用于通用计 算的仅支持B类的无序执行和寄存器重命名的高性能通用核。不具有单独的图形核的另一 处理器可包括既支持A类又支持B类的一个或多个通用有序或无序核。当然，在本发明的不 同实施例中，来自一类的特征也可在其他类中实现。可使以高级语言撰写的程序成为（例 如，及时编译或者统计编译）各种不同的可执行形式，包括：1)仅具有用于执行的目标处理 器支持的类的指令的形式；或者2)具有使用所有类的指令的不同组合而编写的替代例程 且具有选择这些例程以基于由当前正在执行代码的处理器支持的指令而执行的控制流代 码的形式。
[0130] 示例性专用向量友好指令格式
[0131] 图8是示出根据本发明的实施例的示例性专用向量友好指令格式的框图。图8示 出专用向量友好指令格式800,其指定位置、尺寸、解释和字段的次序、以及那些字段中的一 些字段的值，在这个意义上向量友好指令格式800是专用的。专用向量友好指令格式800可 用于扩展x86指令集，并且由此一些字段类似于在现有x86指令集及其扩展（例如，AVX)中 使用的那些字段或与之相同。该格式保持与具有扩展的现有x86指令集的前缀编码字段、 实操作码字节字段、MOD R/M字段、SIB字段、位移字段、以及立即数字段一致。示出来自图 7的字段，来自图8的字段映射到来自图7的字段。
[0132] 应当理解，虽然出于说明的目的在通用向量友好指令格式700的上下文中参考专 用向量友好指令格式800描述了本发明的实施例，但是本发明不限于专用向量友好指令格 式800,除非另有声明。例如，通用向量友好指令格式700构想各种字段的各种可能的尺寸， 而专用向量友好指令格式800被示为具有特定尺寸的字段。作为具体示例，尽管在专用向 量友好指令格式800中数据元素宽度字段764被示为一位字段，但是本发明不限于此（即， 通用向量友好指令格式700构想数据元素宽度字段764的其他尺寸）。
[0133] 通用向量友好指令格式700包括以下列出的按照图8A中示出的顺序的如下字段。
[0134] EVEX前缀（字节0-3) 802 -以四字节形式进行编码。
[0135] 格式字段740 (EVEX字节0,位[7:0]) -第一字节（EVEX字节0)是格式字段740， 并且它包含0x62 (在本发明的一个实施例中用于区分向量友好指令格式的唯一值）。
[0136] 第二一第四字节（EVEX字节1-3)包括提供专用能力的多个位字段。
[0137] REX 字段 805 (EVEX 字节 1，位[7-5]) -由 EVEX. R 位字段（EVEX 字节 1，位[7] - R)、 EVEX. X 位字段（EVEX 字节 1，位[6] - X)以及（757BEX 字节 1，位[5] - B)组成。EVEX. R、 EVEX. X和EVEX. B位字段提供与对应VEX位字段相同的功能，并且使用1补码的形式进行编 码，S卩ZMMO被编码为1111B，ZMM15被编码为0000B。这些指令的其他字段对如在本领域中 已知的寄存器索引的较低三个位（rrr、xxx、以及bbb)进行编码，由此可通过增加EVEX. R、 EVEX. X 以及 EVEX. B 来形成 Rrrr、Xxxx 以及 Bbbb。
[0138] REX'字段710-这是REX'字段710的第一部分，并且是用于对扩展的32个寄存器 集合的较高16个或较低16个寄存器进行编码的EVEX. R'位字段（EVEX字节1，位[4] - R'）。 在本发明的一个实施例中，该位与以下指示的其他位一起以位反转的格式存储以（在公知 x86的32位模式下）与实操作码字节是62的BOUND指令进行区分，但是在MOD R/M字段 (在下文中描述）中不接受MOD字段中的值11 ;本发明的替代实施例不以反转的格式存储 该指示的位以及其他指示的位。值1用于对较低16个寄存器进行编码。换句话说，通过组 合EVEX. R'、EVEX. R、以及来自其他字段的其他RRR来形成R' Rrrr。
[0139] 操作码映射字段815(EVEX字节1，位[3:0] -_m)-其内容对隐含的前导操作码 字节（0F、0F 38、或OF 3)进行编码。
[0140] 数据元素宽度字段764 (EVEX字节2,位[7] -W)-由记号EVEX. W表示。EVEX. W 用于定义数据类型（32位数据元素或64位数据元素）的粒度（尺寸）。
[0141] EVEX. WVV 820 (EVEX 字节 2,位[6:3]-vvvv) - EVEX. WVV 的作用可包括如下：1) EVEX. vvvv编码第一源寄存器操作数且对具有两个或两个以上源操作数的指令有效，第一 源寄存器操作数以反转（1补码）的形式被指定；2)EVEX. vvvv编码目的地寄存器操作数， 目的地寄存器操作数针对特定向量位移以1补码的形式被指定；或者3)EVEX. vvvv不编码 任何操作数，保留该字段，并且应当包含1111b。由此，EVEX. vvvv字段820对以反转（1补 码）的形式存储的第一源寄存器指定符的4个低阶位进行编码。取决于该指令，额外不同 的EVEX位字段用于将指定符尺寸扩展到32个寄存器。
[0142] EVEX.U 768类字段（EVEX字节2,位[2]-U) -如果EVEX.U = 0,则它指示A类或 EVEX. UO ;如果 EVEX. U = 1，则它指示 B 类或 EVEX. Ul。
[0143] 前缀编码字段825(EVEX字节2,位[l:0]-pp) -提供了用于基础操作字段的附加 位。除了对以EVEX前缀格式的传统SSE指令提供支持以外，这也具有压缩SMD前缀的益 处（EVEX前缀只需要2位，而不是需要字节来表达SMD前缀）。在一个实施例中，为了支 持使用以传统格式和以EVEX前缀格式的SMD前缀（66H、F2H、F3H)的传统SSE指令，将这 些传统SMD前缀编码成SMD前缀编码字段；并且在运行时在提供给解码器的PLA之前被 扩展成传统SMD前缀（因此PLA可执行传统和EVEX格式的这些传统指令，而无需修改）。 虽然较新的指令可将EVEX前缀编码字段的内容直接作为操作码扩展，但是为了一致性，特 定实施例以类似的方式扩展，但允许由这些传统SIMD前缀指定不同的含义。替代实施例可 重新设计PLA以支持2位SMD前缀编码，并且由此不需要扩展。
[0144] a 字段 752 (EVEX 字节 3,位[7] - H1，也称为 EVEX. HI、EVEX. rs、EVEX. RU EVEX. 写掩码控制、以及EVEX. N ;也以a示出）一如先前所述，该字段是针对上下文的。
[0145] P 字段 754(EVEX 字节 3,位[6:4]-SSS，也称为 EVEX. s2_。、EVEX. r2_。、EVEX. rrl、 EVEX. LLO、EVEX. LLB ;也以P P P示出）一如先前所述，该字段是针对上下文的。
[0146] REX'字段710-这是REX'字段的其余部分，并且是可用于对扩展的32个寄存器集 合的较高16个或较低16个寄存器进行编码的EVEX. V'位字段（EVEX字节3,位[3] - V'）。 该位以位反转的格式存储。值1用于对较低16个寄存器进行编码。换句话说，通过组合 EVEX. V'、EVEX. WVV 来形成 V' VVVV。
[0147] 写掩码字段770(EVEX字节3,位[2:0]_kkk) -其内容指定写掩码寄存器中的寄存 器索引，如先前所述。在本发明的一个实施例中，特定值EVEX. kkk = 000具有暗示没有写 掩码用于特定指令的特殊行为（这可以各种方式实现，包括使用硬连线到所有的写掩码或 者旁路掩码硬件的硬件来实现）。
[0148] 实操作码字段830 (字节4)还被称为操作码字节。操作码的一部分在该字段中被 指定。
[0149] MOD R/M字段840 (字节5)包括MOD字段842、Reg字段844、以及R/M字段846。 如先前所述的，MOD字段842的内容将存储器访问和非存储器访问操作区分开。Reg字段 844的作用可被归结为两种情形：对目的地寄存器操作数或源寄存器操作数进行编码；或 者被视为操作码扩展且不用于对任何指令操作数进行编码。R/M字段846的作用可包括如 下：对引用存储器地址的指令操作数进行编码；或者对目的地寄存器操作数或源寄存器操 作数进行编码。
[0150] 比例、索引、基址（SIB)字节（字节6)-如先前所述的，比例字段750的内容用于 存储器地址生成。SIB. XXX 854和SIB. bbb 856 -先前已经针对寄存器索引Xxxx和Bbbb 提及了这些字段的内容。
[0151] 位移字段762A (字节7-10) -当MOD字段842包含10时，字节7-10是位移字段 762A，并且它与传统32位位移（disp32) -样地工作，并且以字节粒度工作。
[0152] 位移因数字段762B (字节7) -当MOD字段842包含01时，字节7是位移因数字 段762B。该字段的位置与传统x86指令集8位位移（disp8)的位置相同，它以字节粒度工 作。由于disp8是符号扩展的，因此它仅能在-128和127字节偏移量之间寻址；在64字节 高速缓存行的方面，disp8使用可被设为仅四个真正有用的值-128、-64、0和64的8位；由 于常常需要更大的范围，所以使用disp32 ;然而，disp32需要4个字节。与disp8和disp32 对比，位移因数字段762B是disp8的重新解释；当使用位移因数字段762B时，通过将位移 因数字段的内容乘以存储器操作数访问的尺寸（N)来确定实际位移。该类型的位移被称为 disp8*N。这减小了平均指令长度（单个字节用于位移，但具有大得多的范围）。这种压缩 位移基于有效位移是存储器访问的粒度的倍数的假设，并且由此地址偏移量的冗余低阶位 不需要被编码。换句话说，位移因数字段762B替代传统x86指令集8位位移。由此，位移 因数字段762B以与x86指令集8位位移相同的方式（因此在ModRM/SIB编码规则中没有 变化）进行编码，唯一的不同在于，将disp8超载至disp8*N。换句话说，在编码规则或编码 长度中没有变化，而仅在通过硬件对位移值的解释中有变化（这需要按存储器操作数的尺 寸按比例缩放位移量以获得字节式地址偏移量）。
[0153] 立即数字段772如先前所述地操作。
[0154] 完整操作码字段
[0155] 图8B是示出根据本发明的实施例的构成完整操作码字段774的具有专用向量友 好指令格式800的字段的框图。具体地，完整操作码字段774包括格式字段740、基础操作 字段742、以及数据元素宽度（W)字段764。基础操作字段742包括前缀编码字段825、操作 码映射字段815以及实操作码字段830。
[0156] 寄存器索引字段
[0157] 图8C是示出根据本发明的一个实施例的构成寄存器索引字段744的具有专用向 量友好指令格式800的字段的框图。具体地，寄存器索引字段744包括REX字段805、REX' 字段 810、MODR/M. reg 字段 844、MODR/M. r/m 字段 846、VVVV 字段 820、XXX 字段 854 以及 bbb 字段 856。
[0158] 扩充操作字段
[0159] 图8D是示出根据本发明的一个实施例的构成扩充操作字段750的具有专用向量 友好指令格式800的字段的框图。当类（U)字段768包含0时，它表明EVEX. UO (A类768A); 当它包含1时，它表明EVEX. Ul (B类768B)。当U = 0且MOD字段842包含11 (表明无存储 器访问操作）时，a字段752 (EVEX字节3,位[7] - EH)被解释为rs字段752A。当rs字 段752A包含1 (舍入752A. 1)时，P字段754 (EVEX字节3,位[6:4] - SSS)被解释为舍入 控制字段754A。舍入控制字段754A包括一位SAE字段756和两位舍入操作字段758。当 rs字段752A包含0 (数据变换752A. 2)时，P字段754 (EVEX字节3，位[6:4] - SSS)被解 释为三位数据变换字段754B。当U = 0且MOD字段842包含00、01或10 (表明存储器访问 操作）时，a字段752 (EVEX字节3,位[7] - EH)被解释为驱逐提示（EH)字段7528且3 字段754 (EVEX字节3,位[6:4] -SSS)被解释为三位数据操纵字段754C。
[0160] 当U = 1时，a字段752 (EVEX字节3,位[7] - EH)被解释为写掩码控制（Z)字段 752C。当U = 1且MOD字段842包含11 (表明无存储器访问操作）时，P字段754的一部 分（EVEX字节3,位[4] - Stl)被解释为RL字段757A ;当它包含1 (舍入757A. 1)时，3字 段754的其余部分（EVEX字节3,位[6-5] - S2J被解释为舍入操作字段759A，而当RL字段 757A包含0(VSIZE 757.A2)时，P字段754的其余部分（EVEX字节3,位[6-5]-?^)被解 释为向量长度字段759B (EVEX字节3,位[6-5] - L1J。当U = 1且MOD字段842包含00、 Ol或10(表明存储器访问操作）时，P字段754 (EVEX字节3,位[6:4] - SSS)被解释为向 量长度字段759B (EVEX字节3,位[6-5] - L1J和广播字段757B (EVEX字节3,位[4] - B)。
[0161] 示例性寄存器架构
[0162] 图9是根据本发明的一个实施例的寄存器架构900的框图。在所示出的实施例中， 有32个512位宽的向量寄存器910 ;这些寄存器被引用为zmmO到zmm31。较低的16zmm寄 存器的较低阶256个位覆盖在寄存器ymm〇-16上。较低的16zmm寄存器的较低阶128个位 (ymm寄存器的较低阶128个位）覆盖在寄存器xmmO-15上。专用向量友好指令格式800对 这些覆盖的寄存器组操作，如在以下表格中所示的。

【权利要求】
1. 一种在计算机处理器中响应于单个数据元素混洗和操作指令执行数据元素混洗并 对经混洗的数据元素执行操作的方法，所述指令包括目的地向量寄存器操作数、第一和第 二源向量寄存器操作数、立即数值和操作码，所述方法包括以下步骤： 执行单个数据元素混洗和操作指令，以根据数据元素的数量混洗第一源寄存器的数据 元素，其中所述数据元素的数量由指令的立即数定义，并且对第一源向量寄存器的经混洗 的数据元素与第二源向量寄存器的未经混洗的数据元素执行由操作码定义的操作；以及 将每次操作的结果存储在目的地向量寄存器的相应打包数据元素位置中。
2. 如权利要求1所述的方法，其特征在于，第一源目的地寄存器和目的地寄存器是相 同寄存器。
3. 如权利要求1所述的方法，其特征在于，所述操作是数学操作。
4. 如权利要求1所述的方法，其特征在于，所述操作是布尔操作。
5. 如权利要求1所述的方法，其特征在于，所述源寄存器和所述目的地寄存器的数据 元素的尺寸是8位、16位、32位或64位。
6. 如权利要求1所述的方法，其特征在于，所述源寄存器和目的地寄存器的尺寸是128 位、256位或512位。
7. 如权利要求1所述的方法，其特征在于，所述指令包括操作掩码寄存器操作数，且将 每次操作的结果存储在目的地向量寄存器的相应打包数据元素位置中由所述操作掩码寄 存器操作数来定义。
8. -种制品，包括： 其上存储指令表示的有形机器可读存储介质，其中所述指令的格式指定第一向量寄存 器作为其第一源操作数，指定第二向量寄存器作为其第二源操作数，并且指定单个目的地 向量寄存器作为其目的地，且包括立即数值，其中所述指令格式包括操作码，所述操作码响 应于单个指令的单次发生，指示机器，以致使根据数据元素的数量混洗第一源寄存器的数 据元素，其中所述数据元素的数量由立即数定义，并且对第一源向量寄存器的经混洗的数 据元素与第二源向量寄存器的未经混洗的数据元素执行由操作码定义的操作；以及 将每次操作的结果存储在目的地向量寄存器的相应打包数据元素位置中。
9. 如权利要求8所述的制品，其特征在于，第一源目的地寄存器和目的地寄存器是相 同寄存器。
10. 如权利要求8所述的制品，其特征在于，所述操作是数学操作。
11. 如权利要求8所述的制品，其特征在于，所述操作是布尔操作。
12. 如权利要求8所述的制品，其特征在于，所述源寄存器和所述目的地寄存器的数据 元素的尺寸是8位、16位、32位或64位。
13. 如权利要求8所述的制品，其特征在于，所述源寄存器和目的地寄存器的尺寸是 128位、256位、或512位。
14. 如权利要求8所述的制品，其特征在于，所述指令包括操作掩码寄存器操作数，且 将每次操作的结果存储在目的地向量寄存器的相应打包数据元素位置中由所述操作掩码 寄存器操作数来定义。
15. -种装置，包括： 硬件解码器，用于解码数据元素混洗和操作指令，所述数据元素混洗和操作指令包括 目的地向量寄存器操作数、第一和第二源向量寄存器操作数、立即数值和操作码； 执行逻辑，用于执行数据元素混洗和操作指令，以根据数据元素的数量混洗第一源寄 存器的数据元素，其中所述数据元素的数量由指令的立即数定义，并且对第一源向量寄存 器的经混洗的数据元素与第二源向量寄存器的未经混洗的数据元素执行由操作码定义的 操作，并将每次操作的结果存储在目的地向量寄存器的相应打包数据元素位置中。
16. 如权利要求15所述的装置，其特征在于，第一源目的地寄存器和目的地寄存器是 相同寄存器。
17. 如权利要求15所述的装置，其特征在于，所述操作是数学操作。
18. 如权利要求15所述的装置，其特征在于，所述操作是布尔操作。
19. 如权利要求15所述的装置，其特征在于，所述源寄存器和所述目的地寄存器的数 据元素的尺寸是8位、16位、32位或64位。
20. 如权利要求15所述的装置，其特征在于，所述源寄存器和目的地寄存器的尺寸是 128位、256位或512位。
【文档编号】G06F9/30GK104335166SQ201380028378
【公开日】2015年2月4日 申请日期:2013年6月7日 优先权日:2012年6月29日
【发明者】I·厄莫拉夫, O-A-V·艾尔莫斯塔法, B·托尔, J·考博尔, A·纳赖金 申请人:英特尔公司