一种双dpram数据通信系统的制作方法

文档序号:6534880阅读:359来源:国知局
一种双dpram数据通信系统的制作方法
【专利摘要】本发明公开一种双DPRAM数据通信系统及通信控制方法,系统包括两个DPRAM,每个DPRAM具备两个通信邮箱,存储区域分为三个逻辑区域:邮箱区域、左端写右端读区域和右端写左端读区域。通过双邮箱中断实现用户A与用户C间数据通信,用户B与用户C间通信,从而解决三用户间数据通信问题,且使每个DPRAM两端的用户可实现多组数据通信。
【专利说明】—种双DPRAM数据通信系统
【技术领域】
[0001]本发明涉及数据通信领域,尤其涉及一种利用双DPRAM实现三个数据用户间数据通信的系统及控制方法。
【背景技术】
[0002]在数据通信领域,经常会遇到三个数据用户间的数据交换。例如无人机机载飞控系统包括飞控单元、与地面站通信的机载电台、舵机用PWM信号的采样和生成单元。飞控单元需要与机载电台进行数据交换,向地面站发送机体姿态信息,以及接收地面站的控制命令;飞控单元与舵机用PWM信号采样和生成单元进行数据交换,获取遥控接收机输出PWM信号的周期和中立位置时各通道的PWM脉宽,以及发送经飞控算法生成的舵机控制量以生成舵机用的PWM信号。这就涉及到三个数据用户间的数据交换,然而,三个用户的数据总线不一样,读写数据的速度不一致,因此,需要缓冲单元来解决速度不一致问题。现有技术中,使用FIFO或DPRAM作为数据存储器,来实现两端口用户间的数据通信。然而,当通信两端用户读写数据的速度不一致,会导致FIFO被读空或被写满,导致数据丢失或无效。DPRAM是解决通信两端读写速度不一致问题的有效办法,但现有技术,使用的DPRAM,仅有一个邮箱单元,不易实现通信两端包含不同信息类型的多组数据交换,也没有给出解决三个用户间数据通Ih的方法。
[0003]由上可知,实现一种新的存储器结构和通信方法,实现三个用户间数据通信,以及通信两端可交换包含不同信息类型的多组数据,是现有数据通信技术需要解决的问题。

【发明内容】

[0004]针对以上问题,本发明的目的在于提供一种双DPRAM数据通信系统,通过在FPGA中实现两个具有双邮箱功能的DPRAM,并给每个DPRAM分为邮箱区、左端写右端读和右端写左端读的数据区,从而实现三个用户间的数据通信,而且每个DPRAM两端的用户可实现包含不同信息类型的多组数据通信。
[0005]为实现上述目的,本发明的具体内容如下:
[0006]一种双DPRAM数据通信系统,适用于具有三个数据用户的数据通信系统,包括在FPGA上的用户A逻辑控制单元(I)、DPRAM (3)、用户B逻辑控制单元(4)、DPRAM (6)、用户B逻辑控制单元(7),其特征在于,所述FPGA还包括邮箱逻辑单元(2)、邮箱逻辑单元(5);
[0007]所述邮箱逻辑单元(2),用于用户A和用户C间的邮箱逻辑控制;
[0008]所述DPRAM(3),用于存储用户A和用户C交换的数据,划分为三个逻辑区域:逻辑区域1、逻辑区域II和逻辑区域III ;逻辑区域I是邮箱区域,用于存储用户A与用户C间的邮箱内容;逻辑区域II是数据区域,用于存储用户A写入用户C读出的数据;逻辑区域III是数据区域,用于存储用户A读出用户C写入的数据;
[0009]所述邮箱逻辑单元(2),用于用户A和用户C间的邮箱逻辑控制;
[0010]所述DPRAM(6),用于存储用户B和用户C交换的数据,划分为三个逻辑区域:逻辑区域1、逻辑区域II和逻辑区域III ;逻辑区域I是邮箱区域,用于存储用户B与用户C间的邮箱内容;逻辑区域II是数据区域,用于存储用户B写入用户C读出的数据;逻辑区域III是数据区域,用于存储用户B读出用户C写入的数据;
[0011]所述用户A逻辑控制单元(I),用于实现用户A与邮箱逻辑单元(2)间的逻辑控制、用户A与DPRAM(3)间的逻辑控制;
[0012]所述用户A与邮箱逻辑单元(2)间的逻辑控制,包括用户A通过控制片选信号A、读写使能A、地址总线A写邮箱地址I产生中断C11,写邮箱地址2产生中断C12,读邮箱地址I清除中断Al,读邮箱地址2清除中断A2 ;
[0013]所述用户A与DPRAM(3)间逻辑控制,包括用户A通过控制片选信号A、读写使能
A、地址总线A向DPRAM(3)的逻辑区域II写入数据,从逻辑区域III读出数据,以及向逻辑区域I写入邮箱内容和读出邮箱内容;
[0014]所述用户B逻辑控制单元(4),用于实现用户B与邮箱逻辑单元(5)间的逻辑控制、用户B与DPRAM(6)间的逻辑控制;
[0015]所述用户B与邮箱逻辑单元(5)间的逻辑控制,包括用户B通过控制片选信号B、读写使能B、地址总线B写邮箱地址I产生中断C21,写邮箱地址2产生中断C22,读邮箱地址I清除中断BI,读邮箱地址2清除中断B2 ;
[0016]所述用户B与DPRAM(6)间逻辑控制,包括用户B通过控制片选信号B、读写使能
B、地址总线B向DPRAM(6)的逻辑区域II写入数据,从逻辑区域III读出数据,以及向逻辑区域I写入邮箱内容和读出邮箱内容;
[0017]所述用户C逻辑控制单元(7),用于实现用户C与邮箱逻辑单元(2)间的逻辑控制、用户C与DPRAM⑶间的逻辑控制、用户C与邮箱逻辑单元(5)间的逻辑控制、用户C与DPRAM (6)间的逻辑控制;
[0018]所述用户C与邮箱逻辑单元⑵间的逻辑控制,包括用户C通过控制片选信号Cl、读写使能Cl、地址总线Cl写邮箱地址I产生中断Al,写邮箱地址2产生中断A2,读邮箱地址I清除中断C11,读邮箱地址2清除中断C12 ;
[0019]所述用户C与DPRAM(3)间逻辑控制,包括用户C通过控制片选信号Cl、读写使能Cl、地址总线Cl向DPRAM(3)的逻辑区域III写入数据,从逻辑区域II读出数据,以及向逻辑区域I写入邮箱内容和读出邮箱内容;
[0020]所述用户C与邮箱逻辑单元(5)间的逻辑控制,包括用户C通过控制片选信号C2、读写使能C2、地址总线C2写邮箱地址I产生中断BI,写邮箱地址2产生中断B2,读邮箱地址I清除中断C21,读邮箱地址2清除中断C22 ;
[0021]所述用户C与DPRAM(6)间逻辑控制,包括用户C通过控制片选信号C2、读写使能C2、地址总线C2向DPRAM(6)的逻辑区域III写入数据,从逻辑区域II读出数据,以及向逻辑区域I写入邮箱内容和读出邮箱内容。
[0022]所述的用户A、用户B和用户C可以是SPI数据总线系统、IIC数据总线系统、RS232数据总线系统、RS485数据总线系统和并行数据总线系统之一;用户A和用户B还可以是寄
存器组。
[0023]所述的邮箱逻辑单元(2)和邮箱逻辑单元(5),可扩展邮箱地址数量,异端写邮箱地址产生中断,同端读邮箱地址清除中断。[0024]一种使用所述数据通信系统的双DPRAM通信控制方法,其特征在于,通过中断Cll和Al完成用户A向用户C传输数据;通过中断C12和A2完成用户C向用户A传输数据;通过中断C21和完成BI完成用户B向用户C传输数据;通过中断C22和完成B2完成用户C向用户B传输数据。
[0025]在FPGA中实现的双DPRAM数据通信系统,可以实现读写数据速度不一致的三用户间数据交换,而且通过DPRAM的逻辑分区和通信控制方法,可以实现每个DPRAM两端的多组数据交换,还能通过扩展DPRAM的邮箱数量实现更多组包含不同信息类型的数据交换,从而确保多用户间的可靠数据的通信。
【专利附图】

【附图说明】
[0026]图1是本发明的双DPRAM数据通信系统装置
[0027]图2(a)是本发明实施例用户C读取用户A数据的流程图
[0028]图2(b)是本发明实施例的用户C向用户A发送数据的流程图
[0029]图2(c)是本发明实施例的用户C读取用户B数据的流程图
[0030]图2(d)是本发明实施例的用户C向用户B发送数据的流程图
[0031]图3是本发明实施例的用户A读写数据的状态跃迁图
[0032]图4(a)是本发明实施例的用户B读取用户C发送到用户B数据的流程图
[0033]图4(b)是本发明实施例的用户B向用户C发送数据的流程图
【具体实施方式】
[0034]下面结合附图对本发明的具体实施作进一步的说明。
[0035]如图1所示,本发明的一种双DPRAM数据通信系统,适用于具有三个数据用户的数据通信系统,包括在FPGA上的用户A逻辑控制单元(1)、DPRAM(3)、用户B逻辑控制单元
(4),DPRAM(6)、用户B逻辑控制单元(7),其特征在于,所述FPGA还包括邮箱逻辑单元(2)、邮箱逻辑单元(5);
[0036]所述邮箱逻辑单元(2),用于用户A和用户C间的邮箱逻辑控制;
[0037]所述DPRAM(3),用于存储用户A和用户C交换的数据,划分为三个逻辑区域:逻辑区域1、逻辑区域II和逻辑区域III ;逻辑区域I是邮箱区域,用于存储用户A与用户C间的邮箱内容;逻辑区域II是数据区域,用于存储用户A写入用户C读出的数据;逻辑区域III是数据区域,用于存储用户A读出用户C写入的数据;
[0038]所述邮箱逻辑单元(2),用于用户A和用户C间的邮箱逻辑控制;
[0039]所述DPRAM(6),用于存储用户B和用户C交换的数据,划分为三个逻辑区域:逻辑区域1、逻辑区域II和逻辑区域III ;逻辑区域I是邮箱区域,用于存储用户B与用户C间的邮箱内容;逻辑区域II是数据区域,用于存储用户B写入用户C读出的数据;逻辑区域III是数据区域,用于存储用户B读出用户C写入的数据;
[0040]所述用户A逻辑控制单元(I),用于实现用户A与邮箱逻辑单元⑵间的逻辑控制、用户A与DPRAM(3)间的逻辑控制;
[0041]所述用户A与邮箱逻辑单元(2)间的逻辑控制,包括用户A通过控制片选信号A、读写使能A、地址总线A写邮箱地址I产生中断C11,写邮箱地址2产生中断C12,读邮箱地址I清除中断Al,读邮箱地址2清除中断A2 ;
[0042]所述用户A与DPRAM(3)间逻辑控制,包括用户A通过控制片选信号A、读写使能
A、地址总线A向DPRAM(3)的逻辑区域II写入数据,从逻辑区域III读出数据,以及向逻辑区域I写入邮箱内容和读出邮箱内容;
[0043]所述用户B逻辑控制单元(4),用于实现用户B与邮箱逻辑单元(5)间的逻辑控制、用户B与DPRAM(6)间的逻辑控制;
[0044]所述用户B与邮箱逻辑单元(5)间的逻辑控制,包括用户B通过控制片选信号B、读写使能B、地址总线B写邮箱地址I产生中断C21,写邮箱地址2产生中断C22,读邮箱地址I清除中断BI,读邮箱地址2清除中断B2 ;
[0045]所述用户B与DPRAM(6)间逻辑控制,包括用户B通过控制片选信号B、读写使能
B、地址总线B向DPRAM(6)的逻辑区域II写入数据,从逻辑区域III读出数据,以及向逻辑区域I写入邮箱内容和读出邮箱内容;
[0046]所述用户C逻辑控制单元(7),用于实现用户C与邮箱逻辑单元⑵间的逻辑控制、用户C与DPRAM⑶间的逻辑控制、用户C与邮箱逻辑单元(5)间的逻辑控制、用户C与DPRAM (6)间的逻辑控制;
[0047]所述用户C与邮箱逻辑单元⑵间的逻辑控制,包括用户C通过控制片选信号Cl、读写使能Cl、地址总线Cl写邮箱地址I产生中断Al,写邮箱地址2产生中断A2,读邮箱地址I清除中断C11,读邮箱地址2清除中断C12 ;
[0048]所述用户C与DPRAM(3)间逻辑控制,包括用户C通过控制片选信号Cl、读写使能Cl、地址总线Cl向DPRAM(3)的逻辑区域III写入数据,从逻辑区域II读出数据,以及向逻辑区域I写入邮箱内容和读出邮箱内容;
[0049]所述用户C与邮箱逻辑单元(5)间的逻辑控制,包括用户C通过控制片选信号C2、读写使能C2、地址总线C2写邮箱地址I产生中断BI,写邮箱地址2产生中断B2,读邮箱地址I清除中断C21,读邮箱地址2清除中断C22 ;
[0050]所述用户C与DPRAM(6)间逻辑控制,包括用户C通过控制片选信号C2、读写使能C2、地址总线C2向DPRAM(6)的逻辑区域III写入数据,从逻辑区域II读出数据,以及向逻辑区域I写入邮箱内容和读出邮箱内容。
[0051]所述的用户A、用户B和用户C可以是SPI数据总线系统、IIC数据总线系统、RS232数据总线系统、RS485数据总线系统和并行数据总线系统之一;用户A和用户B还可以是寄
存器组。
[0052]所述的邮箱逻辑单元(2)和邮箱逻辑单元(5),可扩展邮箱地址数量,异端写邮箱地址产生中断,同端读邮箱地址清除中断。
[0053]一种使用权利要求1所述数据通信系统的双DPRAM通信控制方法,通过中断Cll和Al完成用户A向用户C传输数据;通过中断C12和A2完成用户C向用户A传输数据;通过中断C21和完成BI完成用户B向用户C传输数据;通过中断C22和完成B2完成用户C向用户B传输数据。
[0054]为能形象的说明本发明的双DPRAM数据通信系统中,三用户的数据交换方法,设定用户A是寄存器组,用户B和用户C是SPI数据总线系统、IIC数据总线系统、RS232数据总线系统、RS485数据总线系统和并行数据总线系统之一。[0055]如图2(a)是本发明实施例通过中断Cll和Al完成用户C读取用户A数据(即用户A向用户C传输数据)的流程图,具体为:
[0056]步骤201:准备读用户A数据;
[0057]步骤202:判断中断Cll是否置位或产生,如果是跳到步骤203,否则,回到步骤202 ;
[0058]步骤203:读用户C与用户A间通信DPRAM逻辑区域II数据;
[0059]步骤204:读用户C与用户A间通信DPRAM的邮箱地址1,清中断Cll ;
[0060]步骤205:已读完逻辑区域II数据,写用户C与用户A间通信DPRAM的邮箱地址I产生中断Al,通知用户A准备更新数据,然后回到步骤202 ;
[0061]如图2(b)是本发明实施例通过中断C12和A2完成用户C向用户A发送数据(即用户C向用户A传输数据)的流程图
[0062]步骤211:准备向用户A发送数据;
[0063]步骤212:判断中断C12是否置位或产生,如果是跳到步骤213,否则,回到步骤212 ;
[0064]步骤213:向用户C与用户A间通信DPRAM逻辑区域III写入数据;
[0065]步骤214:读用户C与用户A间通信DPRAM的邮箱地址2,清中断C12 ;
[0066]步骤215:已向逻辑区域III写完数据,写用户C与用户A间通信DPRAM的邮箱地址2产生中断A2,通知用户A可以读新数据,然后回到步骤212 ;
[0067]如图2(c)是本发明实施例通过中断C21和BI完成用户C读取用户B数据(即用户B向用户C传输数据)的流程图
[0068]步骤221:准备读用户B数据;
[0069]步骤222:判断中断C21是否置位或产生,如果是跳到步骤223,否则,回到步骤222 ;
[0070]步骤223:读用户C与用户B间通信DPRAM逻辑区域II数据;
[0071]步骤224:读用户C与用户B间通信DPRAM的邮箱地址1,清中断C21 ;
[0072]步骤225:已读完逻辑区域II数据,写用户C与用户B间通信DPRAM的邮箱地址I产生中断BI,通知用户B准备更新数据,然后回到步骤222 ;
[0073]图2(d)是本发明实施例通过中断C22和B2完成用户C向用户B发送数据(即用户C向用户B传输数据)的流程图
[0074]步骤231:准备向用户B发送数据;
[0075]步骤232:判断中断C22是否置位或产生,如果是跳到步骤233,否则,回到步骤232 ;
[0076]步骤233:向用户C与用户B间通信DPRAM逻辑区域III写入数据;
[0077]步骤234:读用户C与用户B间通信DPRAM的邮箱地址2,清中断C22 ;
[0078]步骤235:已向逻辑区域III写完数据,写用户C与用户B间通信DPRAM的邮箱地址2产生中断B2,通知用户B可以读新数据,然后回到步骤232 ;
[0079]图3是本发明实施例的用户A读写数据的状态跃迁图,具体为:
[0080]状态301:空闲状态;如果中断Al产生,则跃迁到状态302,如果中断A2产生,则跃迁到状态306 ;[0081]状态302:向逻辑区域II写入数据;自然跃迁到状态303 ;
[0082]状态303:清中断Al ;自然跃迁到状态304 ;
[0083]状态304:产生中断Cll ;自然跃迁到状态305 ;
[0084]状态305:结束状态;自然跃迁到状态301 ;
[0085]状态306:读逻辑区域III数据;自然跃迁到状态307 ;
[0086]状态307:清中断A2 ;自然跃迁到状态308 ;
[0087]状态308:产生中断C12 ;自然跃迁到状态305 ;
[0088]如图4(a)是本发明实施例通过中断BI和C21完成用户B读取用户C发送到用户B数据(即用户C向用户A传输数据)的流程图
[0089]步骤401:准备读用户C发送到用户B的数据;
[0090]步骤402:判断中断BI是否置位或产生,如果是跳到步骤403,否则,回到步骤402 ;
[0091]步骤403:向用户C与用户B间通信DPRAM逻辑区域II写入数据;
[0092]步骤404:读用户C与用户B间通信DPRAM的邮箱地址1,清中断BI ;
[0093]步骤405:已向逻辑区域II写完数据,写用户C与用户B间通信DPRAM的邮箱地址2产生中断C21,通知用户C可以读新数据,然后回到步骤402 ;
[0094]如图4(b)是本发明实施例通过中断B2和C22完成用户B向用户C发送数据(即用户B向用户C传输数据)的流程图
[0095]步骤411:准备向用户C发送数据;
[0096]步骤412:判断中断B2是否置位或产生,如果是跳到步骤413,否则,回到步骤412 ;
[0097]步骤413:向用户C与用户B间通信DPRAM逻辑区域III写入数据;
[0098]步骤414:读用户C与用户B间通信DPRAM的邮箱地址2,清中断B2 ;
[0099]步骤415:已向逻辑区域III写完数据,写用户C与用户B间通信DPRAM的邮箱地址2产生中断C22,通知用户C可以读新数据,然后回到步骤412 ;
[0100]特别说明的是,本发明的实施例是为能形象说明三用户间数据交换方法,而设定A是寄存器组,用户B和用户C是SPI数据总线系统、IIC数据总线系统、RS232数据总线系统、RS485数据总线系统和并行数据总线系统之一,并不局限三用户仅有这些组合方式,其它组合如用户A和用户B都是寄存器组,或用户A是SPI数据总线系统,用户B是IIC数据总线系统,不脱离本发明技术方案思想和范围的组合方式,都被认为是本发明的权利要求范围。
【权利要求】
1.一种双DPRAM数据通信系统,适用于具有三个数据用户的数据通信系统,包括在FPGA上的用户A逻辑控制单元(I)、DPRAM (3)、用户B逻辑控制单元(4)、DPRAM (6)、用户B逻辑控制单元(7),其特征在于,所述FPGA还包括邮箱逻辑单元(2)、邮箱逻辑单元(5);所述邮箱逻辑单元(2),用于用户A和用户C间的邮箱逻辑控制; 所述DPRAM(3),用于存储用户A和用户C交换的数据,划分为三个逻辑区域:逻辑区域1、逻辑区域II和逻辑区域III ;逻辑区域I是邮箱区域,用于存储用户A与用户C间的邮箱内容;逻辑区域II是数据区域,用于存储用户A写入用户C读出的数据;逻辑区域III是数据区域,用于存储用户A读出用户C写入的数据; 所述邮箱逻辑单元⑵,用于用户A和用户C间的邮箱逻辑控制; 所述DPRAM(6),用于存储用户B和用户C交换的数据,划分为三个逻辑区域:逻辑区域1、逻辑区域II和逻辑区域III ;逻辑区域I是邮箱区域,用于存储用户B与用户C间的邮箱内容;逻辑区域II是数据区域,用于存储用户B写入用户C读出的数据;逻辑区域III是数据区域,用于存储用户B读出用户C写入的数据; 所述用户A逻辑控制单元(I),用于实现用户A与邮箱逻辑单元(2)间的逻辑控制、用户A与DPRAM (3)间的逻辑控制; 所述用户A与邮箱逻辑单元(2)间的逻辑控制,包括用户A通过控制片选信号A、读写使能A、地址总线A写邮箱地址I产生中断C11,写邮箱地址2产生中断C12,读邮箱地址I清除中断Al,读邮箱地址2清除中断A2 ; 所述用户A与DPRAM(3)间逻辑控制,包括用户A通过控制片选信号A、读写使能A、地址总线A向DPRAM(3)的逻辑区域II写入数据,从逻辑区域III读出数据,以及向逻辑区域I写入邮箱内容和读出邮箱内容; 所述用户B逻辑控制单元(4),用于实现用户B与邮箱逻辑单元(5)间的逻辑控制、用户B与DPRAM (6)间的逻辑控制; 所述用户B与邮箱逻辑单元(5)间的逻辑控制,包括用户B通过控制片选信号B、读写使能B、地址总线B写邮箱地址I产生中断C21,写邮箱地址2产生中断C22,读邮箱地址I清除中断BI,读邮箱地址2清除中断B2 ; 所述用户B与DPRAM(6)间逻辑控制,包括用户B通过控制片选信号B、读写使能B、地址总线B向DPRAM(6)的逻辑区域II写入数据,从逻辑区域III读出数据,以及向逻辑区域I写入邮箱内容和读出邮箱内容; 所述用户C逻辑控制单元(7),用于实现用户C与邮箱逻辑单元(2)间的逻辑控制、用户C与DPRAM(3)间的逻辑控制、用户C与邮箱逻辑单元(5)间的逻辑控制、用户C与DPRAM (6)间的逻辑控制; 所述用户C与邮箱逻辑单元(2)间的逻辑控制,包括用户C通过控制片选信号Cl、读写使能Cl、地址总线Cl写邮箱地址I产生中断Al,写邮箱地址2产生中断A2,读邮箱地址I清除中断C11,读邮箱地址2清除中断C12 ; 所述用户C与DPRAM(3)间逻辑控制,包括用户C通过控制片选信号Cl、读写使能Cl、地址总线Cl向DPRAM(3)的逻辑区 域III写入数据,从逻辑区域II读出数据,以及向逻辑区域I写入邮箱内容和读出邮箱内容; 所述用户C与邮箱逻辑单元(5)间的逻辑控制,包括用户C通过控制片选信号C2、读写使能C2、地址总线C2写邮箱地址I产生中断BI,写邮箱地址2产生中断B2,读邮箱地址I清除中断C21,读邮箱地址2清除中断C22 ; 所述用户C与DPRAM(6)间逻辑控制,包括用户C通过控制片选信号C2、读写使能C2、地址总线C2向DPRAM(6)的逻辑区域III写入数据,从逻辑区域II读出数据,以及向逻辑区域I写入邮箱内容和读出邮箱内容。
2.如权利要求1所述的一种双DPRAM数据通信系统,其特征在于,所述的用户A、用户B和用户C可以是SPI数据总线系统、IIC数据总线系统、RS232数据总线系统、RS485数据总线系统和并行数据总线系统之一;用户A和用户B还可以是寄存器组。
3.如权利要求1所述的一种双DPRAM数据通信系统,其特征在于,所述的邮箱逻辑单元(2)和邮箱逻辑单元(5),可扩展邮箱地址数量,异端写邮箱地址产生中断,同端读邮箱地址清除中断。
4.一种使用权利要求1所述数据通信系统的双DPRAM通信控制方法,其特征在于,通过中断Cll和Al完成用户A向用户C传输数据;通过中断C12和A2完成用户C向用户A传输数据;通过中断C21和完成BI完成用户B向用户C传输数据;通过中断C22和完成B2完成用户C向用户B传输数据。
【文档编号】G06F13/24GK103761054SQ201410003997
【公开日】2014年4月30日 申请日期:2014年1月6日 优先权日:2014年1月6日
【发明者】丑武胜, 黄海明 申请人:丑武胜, 黄海明
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1