一种分布式图像拼接同步的方法和装置制造方法
【专利摘要】本发明提供一种分布式图像拼接同步的方法和装置，应用于一种分布式拼接控制系统中的视频解码器上，所述方法包括：视频解码器对所述拼接控制器输出的视频帧进行解码，并将解码后的视频数据存于显存中；在显示输出中断产生时，根据公式Xn=(Tn-T1)+t1+d计算出第n帧的理论显示输出时间；判断当前准备显示第n帧的时间是否大于等于所述Xn；若是，则输出该第n帧数据由该解码器对应的子显示屏进行显示；否则，待下一个显示中断产生的周期重新判断是否显示该第n帧；本发明方案能够降低各输出屏画面不同步的时间，提升拼接图像显示效果。
【专利说明】一种分布式图像拼接同步的方法和装置
【技术领域】
[0001]本发明涉及视频监控领域，尤其涉及一种分布式图像拼接同步的方法和装置。
【背景技术】
[0002]为了满足用户对大屏幕观看的需求，大屏拼接技术越来越多的应用于视频监控领域。所谓大屏拼接技术，是通过将一副完整的图像分割成多份，在不同的显示设备上进行显示并且保证图像各个部分同步显示。目前，各厂家大多使用矩阵设备来实现大屏拼接，属于集成式的拼接设备，其常见的解决方案如图1和图2所示，图1是单纯的矩阵设备，不支持网络流输入，若要进行网络流的拼接显示，前端必须要接一台视频解码器用于对网络流进行解码，输出视频信号到矩阵设备；图2集成了解码模块，可同时支持网络流和视频信号输入。
[0003]对于上述两种解决方案，可扩展性差，不同显示模块之间传输的是解码后原始图像，数据量大，而且由于采用集成式拼接模式，各分屏图像共享带宽进行传输，传输过程可能导致图像到达显示模块的时间产生一定的差异，因此在拼接显示输出时，会造成各显示模块显示拼接画面时产生不同步。
【发明内容】
[0004]基于上述问题，本发明提出一种分布式图像拼接同步的方法，应用于一种分布式拼接控制系统中的视频解码器上，所述分布式拼接控制系统包括拼接控制器、若干视频解码器以及若干子显示屏，其中所述若干视频解码器均连接于所述拼接控制器，每个视频解码器连接一个或多个子显示屏，所述方法包括:
[0005]步骤A、对所述拼接控制器输出的视频帧进行解码，并将解码后的视频数据存于显存中；在显示输出中断产生时，根据公式Xn=(Tn-Tl)+tl+d计算出第η帧的理论显示输出时间；其中Xn表示计算得到的第η帧的理论显示输出时间；tl表示与其它视频解码器同步后的首帧到达显存的系统时间；所述Tl以及Tn分别表示首帧以及第η帧中携带的时间戳；所述d表示所述显示缓冲时间，该时间为显示输出中断产生周期的整数倍；所述η为大于I的整数；其中该解码器产生显示输出中断的时间与其它解码器产生显示输出中断的时间同
I K
少；
[0006]步骤B、判断当前准备显示第η帧的时间是否大于等于所述Xn ;若是，则输出该第η帧数据由该解码器对应的子显示屏进行显示；否则，待下一个显示输出中断产生时重新执行步骤B。
[0007]优选地，所述视频解码器接收由所述拼接控制器发出的包含重置命令的组播消息，并根据该组播消息中的重置命令重置显示输出芯片，以实现显示输出中断时间与其它解码器的同步。
[0008]优选地，所述视频解码器收到来自所述拼接控制器发出的首帧到达时间查询消息后，计算收到所述查询消息的系统时间与记录的首帧到达显存的系统时间的时间差，并将该时间差通告给所述拼接控制器，以使得所述拼接控制器可根据该时间差以及其他视频解码器通告的时间差对该视频解码器首帧到达显存的时间进行与其它视频解码器的同步。
[0009]优选地，所述拼接控制器根据该时间差以及其他视频解码器通告的时间差对该视频解码器首帧到达显存的时间进行与其它视频解码器的同步具体为:拼接控制器以所述通告的时间差中最大的时间差为基准，向该视频解码器发送将记录的首帧到达显存的时间向前调整m毫秒的指令，其中m=a-b，a为所述最大时间差，b为该视频解码器收到所述查询消息的系统时间与记录的首帧到达显存的系统时间的时间差。
[0010]优选地，当各视频解码器中任一视频解码器计算出的所述时间差与所述最大的时间差之间的差值超出所述显示缓冲时间时，拼接控制器向所述视频解码器发出包含清空缓冲区命令的消息，所述视频解码器收到该消息后，根据该消息中的清空缓冲区的命令清空视频缓冲区的数据，返回执行步骤A。
[0011]本发明还提出一种分布式图像拼接同步装置，该装置应用于一种分布式拼接控制系统中的视频解码器上，所述分布式拼接控制系统还包括拼接控制器、若干子显示屏以及其它视频解码器，其中所述各视频解码器均连接于所述拼接控制器，每个视频解码器连接一个或多个子显示屏，该装置包括:
[0012]解码运算模块，用于对所述拼接控制器输出的视频帧进行解码，并将解码后的视频数据存于显存中，并在显示输出中断产生时，根据公式Xn= (Tn-Tl)+tl+d计算出第η帧的理论显示输出时间；其中Xn表示计算得到的第η帧的理论显示输出时间；tl表示与其它视频解码器同步后的首帧到达显存的系统时间；所述Tl以及Tn分别表示首帧以及第η帧中携带的时间戳；所述d表示所述显示缓冲时间，该时间为显示输出中断产生周期的整数倍；所述η为大于I的整数；所述解码器产生显示输出中断的时间与其它解码器产生显示输出中断的时间同步；
[0013]输出控制模块，用于判断当前准备显示第η帧的时间是否大于等于所述Xn;若是，则输出该第η帧数据由该解码器对应的子显示屏进行显示；否则，待下一个显示输出中断产生时重新判断是否输出该第η帧。
[0014]优选地，所述解码运算模块进一步用于:接收由所述拼接控制器发出的包含重置命令的组播消息，并根据该组播消息中的重置命令重置显示输出芯片，以实现显示输出中断时间与其它解码器的同步。
[0015]优选地，所述解码运算模块进一步用于:当收到来自所述拼接控制器发出的首帧到达时间的查询消息后，计算收到所述查询消息的系统时间与记录的首帧到达显存的系统时间的时间差，并将该时间差通告给所述拼接控制器，以使得所述拼接控制器可根据该时间差以及其他视频解码器通告的时间差对该视频解码器首帧到达显存的时间进行与其它视频解码器的同步。
[0016]优选地，所述拼接控制器根据该时间差以及其他视频解码器通告的时间差对该视频解码器首帧到达显存的时间进行与其它视频解码器的同步具体为:拼接控制器以所述通告的时间差中最大的时间差为基准，向该视频解码器发送将记录的首帧到达显存的时间向前调整m毫秒的指令，其中m=a-b，a为所述最大时间差，b为该视频解码器收到所述查询消息的系统时间与记录的首帧到达显存的系统时间的时间差。
[0017]优选地，当各视频解码器中任一视频解码器计算出的所述时间差与所述最大的时间差之间的差值超出所述显示缓冲时间时，拼接控制器向所述视频解码器发出包含清空缓冲区命令的消息，所述输出控制模块进一步用于:收到该消息后，根据该消息中的清空缓冲区的命令清空视频缓冲区的数据。
[0018]本发明方案通过提出一种分布式解码拼接显示方案，根据码流中的时间戳严格控制每帧图像的显示时机，从而降低各输出屏画面不同步的时间，提升拼接图像显示效果。
【专利附图】
【附图说明】
[0019]图1是一种现有技术中大屏拼接解决方案示意图；
[0020]图2是另一种现有技术中大屏拼接解决方案示意图；
[0021]图3是本发明提出的一种分布式拼接控制系统的拼接显示流程示意图；
[0022]图4是本发明一种实施方式中一种分布式图像拼接同步的方法流程图；
[0023]图5是本发明一种实施方式中选定首帧到达时间的示意图；
[0024]图6是本发明一种实施方式中对各子显示屏的显示输出口进行首帧到达时间同步的不意图；
[0025]图7是本发明一种实施方式中根据时间戳进行显示控制的流程图；
[0026]图8是本发明一种实施方式中一种分布式图像拼接同步装置的逻辑装置。
【具体实施方式】
[0027]针对【背景技术】中提出的技术问题，本发明方案提出一种分布式拼接控制系统，请参见图3，与现有技术中采用的集成式拼接模式不同的是，该分布式拼接控制系统包括一台拼接控制设备，若干视频解码器以及若干子显示屏，其中所述若干视频解码器均连接于所述拼接控制器，每个视频解码器连接一个或多个子显示屏。在具体实施过程中，由拼接控制设备根据拼接业务，将码流复制分发到多个视频解码器上，各视频解码器对码流进行解码后，根据拼接业务，只输出图像的其中一部分画面。当然，若视频解码器支持多路解码输出，则该视频解码器可负责输出画面的多个部分，如图4中的视频解码器I。为描述简便，本文中涉及的视频解码器输出的帧均是指该视频解码器对应需输出的该帧的部分画面。比如说，图3中解码器2输出的第I帧的描述实际指解码器2输出的第I帧的第2部分画面。
[0028]对于该分布式拼接控制系统，图像的拼接同步是无法回避的问题。本发明提出一种适用于该分布式拼接控制系统的图像拼接同步的方法和装置。以下结合具体实施例详细说明。
[0029]请参见图4，该方法执行如下步骤:
[0030]S401、对所述拼接控制器输出的视频帧进行解码，并将解码后的视频数据存于显存中；在显示输出中断产生时，根据公式Xn=(Tn-Tl)+tl+d计算出第η帧的理论显示输出时间；
[0031]其中，Xn表示计算得到的第η帧的理论显示输出时间；tl表示与其它视频解码器同步后的首帧到达显存的系统时间；所述Tl以及Tn分别表示首帧以及第η帧中携带的时间戳；所述d表示所述显示缓冲时间，该时间为显示输出中断产生周期的整数倍；所述η为大于I的整数；其中该解码器产生显示输出中断的时间与其它解码器产生显示输出中断的时间同步；[0032]S402、判断当前准备显示第η帧的时间是否大于等于所述Xn ;若是，则输出该第η帧数据由该解码器对应的子显示屏进行显示；否则，待下一个显示输出中断产生时重新执行步骤S402。
[0033]在显示输出阶段，各视频解码器的显示输出芯片每显示一帧图像后都会产生一个显示输出中断用于对下一帧图像进行设置。然而，在该分布式拼接的系统中，由于各视频解码器的显示输出芯片产生显示输出中断的时机不一致，会导致图像显示的不同步。
[0034]因此，在本实施例中，需要预先对各视频解码器的显示输出芯片产生显示中断的时间进行同步。对各视频解码器的显示输出芯片产生的显示输出中断的时间进行同步的过程，具体由拼接控制器执行。在实际的运用中，拼接控制器可通过控制各视频解码器同时重置显示输出芯片，来保证各视频解码器产生显示输出中断的时间为同一时刻。在一种优选的方式中，由于在实际应用中拼接控制器与各视频解码器位于同一局域网内，因此拼接控制器可发送一个包含重置命令的组播消息，当该网络内各视频解码器收到该组播消息后，根据该组播消息中的重置命令对显示输出芯片进行重置，以实现显示输出中断时间的同步。由于拼接控制器与各视频解码器位于同一局域网，因此组播消息的实时性可最大程度的保证所有的显示输出芯片都同时收到该组播消息，从而实现各解码器产生显示输出中断的时机一致。
[0035]在本实施例中，各视频解码器收到拼接控制器输出的视频帧后，是通过周期性的调用公式Xn=(Tn-Tl)+tl+d来计算并控制第η帧的显示和输出时间的，其中该公式的调用周期为视频解码器产生显示输出中断的周期。在该公式中，Tn和Tl为视频数据中携带的时间戳。由于时间戳和参数d均为固定值，因此在本实施例中，Xn-tl实际是在和一个固定值在比较。即如果各视频解码器记录的首帧到达显存的时间tl相同，根据该公式，那么计算出的第η帧的理论显示输出时间必然相同。从而，为了保证各视频解码器的显存收到首帧的时间tl相同，还需对所述首帧到达各视频解码器的显存的时间tl进行同步。
[0036]以下参照附图并结合实际例子对拼接控制器对各视频解码器中记录的首帧到达显存的时间进行同步的过程作进一步的描述:
[0037]在本实施例中，所述记录的首帧到达各视频解码器的显存的时间具体为首帧到达显存后，记录的下一个显示输出中断产生的系统时间。请参见6，由于显示输出中断产生的时间已经预先进行了同步，而各视频解码器显存收到首帧的时间可能存在差异，因此为了尽可能保证各视频解码器记录的首帧到达显存的时间相同，可记录当首帧实际到达显存后，下一个显示输出中断产生的系统时间作为该首帧到达显存的时间。比如图5中的VOO和V01，首帧到达的实际时间虽然不相同，但如果选定首帧到达显存后记录的下一个显示输出中断产生的时间作为该首帧到显存的时间，最终VOO和VOl记录的时间tl均相同。
[0038]但是在很多时候，首帧到达不同视频解码器的时间差可能大于一个显示输出中断周期，所以上述方法并不能完全解决问题。本发明实施例在上述方法的基础上，进一步按照以下方式进行操作。
[0039]在对各视频解码器记录的首帧到达显存的时间tl进行同步时，拼接控制器可通过向各解码器发送一个组播消息来查询并确定各视频解码器中首帧最早到达显存的视频解码器，并将该视频解码器首帧到达显存的时间作为基准值，以此对其他各视频解码器首帧到达显存的时间进行校正。[0040]然而，由于各解码器的系统时间可能各不相同，各视频解码器记录的首帧到达显存的系统时间可能各不相同，因此在本实施例中，拼接控制器是通过查询各视频解码器收到查询消息的时间与记录的首帧到达显存的系统时间之间的时间差值，来确定各视频解码器中首帧最早到达显存的视频解码器。例如，拼接控制器可向各解码器统一发出一个组播消息作为查询消息，各解码器收到该查询消息后，计算出收到该查询消息的系统时间与记录的首帧到达显存的时间的时间差后，将该时间差作为查询结果返回给拼接控制器。为了保证查询结果的可靠，拼接控制器可通过多次查询以保证查询结果。由于组播消息的实时性，各解码器收到查询消息的时间可认为相同，因此当拼接控制器收到各视频解码器返回的所述时间差后，可根据不同视频解码器计算出的所述时间差，来判断出各视频解码器中首帧最早到达显存的视频解码器，即计算出的所述时间差最大的视频解码器为首帧最早到达显存的视频解码器。
[0041]当确认了首帧最早到达显存的视频解码器后，拼接控制器以该视频解码器计算出的时间差为基准值，对其他视频解码器记录的首帧到达显存的时间进行校正。具体为:向其他各视频解码器发送将记录的首帧到达显存的时间向前调整m毫秒的指令，其中m=a-b，a为所述各视频解码器中计算出的最大的所述时间差，b为各视频解码器收到所述查询消息的系统时间与记录的首帧到达显存的系统时间的时间差。例如:请参见图3和图6，以查询三次为例，拼接控制器通过三次查询后，通过各视频解码器返回的所述时间差最终确认出视频解码器I计算的时间差最大，即视频解码器I为首帧最早到达显存的视频解码器，于是以视频解码器I返回的时间差作为基准值，对视频解码器2记录的首帧到达显存的时间进行校正。拼接控制器通过对视频解码器I和视频解码器2返回的所述时间差进一步计算差值，发现视频解码器2比视频解码器I记录的首帧到达显存的时间晚两个显示输出中断的产生周期，因此拼接控制器向视频解码器2发送首帧到达显存的时间向前调整2个周期的指令，视频解码器2收到该指令后，将记录的首帧到达时间减去两个显示输出中断产生周期的时间，从而保证视频解码器I和视频解码器2记录的所述首帧到达显存的时间一致。
[0042]其中，在本实施例中，当拼接控制器发现各视频解码器中任一视频解码器计算出的所述时间差，与所述首帧最早到达显存的视频解码器计算出的所述时间差之间的差值，超出各视频解码器的显示缓冲时间时，统一向各视频解码器发出一个包含清空缓冲区命令的消息；各视频解码器收到该消息后，清空各自的视频缓冲区的数据后，重新执行以上各步骤。在本实施例中，各视频解码器的显示缓冲时间均相同，同时为了方便对各视频解码器记录的首帧时间进行调整，该显示缓冲时间为各解码器显示输出中断产生周期的整数倍。
[0043]通过对本实施例以上的描述，如果首帧到达各视频解码器显存的时间tl相同时，各视频解码器根据公式Xn= (Tn-Tl) +tl+d计算出的各视频解码器第η帧的理论显示输出时间必然相同。因此对于一个视频解码器来说，在视频的显示输出阶段，可根据计算出的第η帧的理论显示输出时间对第η帧进行显示和输出控制。比如当视频解码器准备对第η帧进行显示并输出时，可以通过比较当前系统准备显示第η帧的时间和所述Χη，来进一步确认是否显示该第η帧。请参见图7，在图7中tn表示当前系统准备显示第η帧时的系统时间。视频解码器从解码后视频缓冲区获取第η帧数据后，当系统准备显示第η帧时，视频解码器通过比较tn和由上述公式计算出的Xn，来确定是否显示该第η帧；如果所述tn大于等于Xn，将该帧输出给对应的子显示屏进行显示；假如显示输出中断每16.7ms(60fps输出时)产生一次，因此tn以16.7ms的梯度在增加，当首次满足以上条件时，则将该帧输出给对应的子显示屏进行显示，此时tn大于等于Xn，小于Xn+16.7ms,因此可以将视频帧的不同步的时间控制在一个显示输出中断产生周期之内。另外，如果所述tn小于Xn，则不处理该帧，待下一个显示输出中断周期再进行判断是否显示该帧。
[0044]当然，在本实施例中，拼接控制器可周期性使用上述方法对对各视频解码器进行显示输出中断的同步，以及对所述首帧到达各视频解码器的显存的时间进行同步，具体实施步骤与本实施例以上描述相同，在此不再赘述。
[0045]通过本实施例以上描述，可获知到在本发明方案中，拼接控制器可周期性的对各视频解码器产生显示输出中断的时机以及输出的首帧到达各视频解码器的显存的时间进行同步，从而最大程度避免了由于各视频解码器产生显示输出中断的时机不同而造成的时间误差。在本发明中，拼接控制器实际只利用了各视频解码器收到查询消息的系统时间与记录的首帧到达显存的时间，对各视频解码器的首帧到达显存的时间进行了同步，并不需要对不同视频解码器的系统时间进行同步，因此同步效果更有效。
[0046]请参考图8，本发明还提出一种分布式图像拼接同步装置80，该装置应用于一种分布式拼接控制系统中的视频解码器上，所述分布式拼接控制系统还包括拼接控制器、若干子显示屏以及其它视频解码器，其中所述各视频解码器均连接于所述拼接控制器，每个视频解码器连接一个或多个子显示屏，该装置包括:
[0047]解码运算模块81，用于对所述拼接控制器输出的视频帧进行解码，并将解码后的视频数据存于显存中，并在显示输出中断产生时，根据公式Xn= (Tn-Tl)+tl+d计算出第η帧的理论显示输出时间；
[0048]其中，Xn表示计算得到的第η帧的理论显示输出时间；tl表示与其它视频解码器同步后的首帧到达显存的系统时间；所述Tl以及Tn分别表示首帧以及第η帧中携带的时间戳；所述d表示所述显示缓冲时间，该时间为显示输出中断产生周期的整数倍；所述η为大于I的整数；所述解码器产生显示输出中断的时间与其它解码器产生显示输出中断的时间同步；
[0049]输出控制模块82，用于判断当前准备显示第η帧的时间是否大于等于所述Xn ;若是，则输出该第η帧数据由该解码器对应的子显示屏进行显示；否则，待下一个显示输出中断产生时重新判断是否输出该第η帧。
[0050]在本实施例中，所述解码运算模块进一步用于:接收由所述拼接控制器发出的包含重置命令的组播消息，并根据该组播消息中的重置命令重置显示输出芯片，以实现显示输出中断时间与其它解码器的同步。
[0051 ] 在本实施例中，所述解码运算模块进一步用于:当收到来自所述拼接控制器发出的首帧到达时间的查询消息后，计算收到所述查询消息的系统时间与记录的首帧到达显存的系统时间的时间差，并将该时间差通告给所述拼接控制器，以使得所述拼接控制器可根据该时间差以及其他视频解码器通告的时间差对该视频解码器首帧到达显存的时间进行与其它视频解码器的同步。
[0052]在本实施例中，所述拼接控制器根据该时间差以及其他视频解码器通告的时间差对该视频解码器首帧到达显存的时间进行与其它视频解码器的同步具体为:拼接控制器以所述通告的时间差中最大的时间差为基准，向该视频解码器发送将记录的首帧到达显存的时间向前调整m毫秒的指令，其中m=a-b，a为所述最大时间差，b为该视频解码器收到所述查询消息的系统时间与记录的首帧到达显存的系统时间的时间差。
[0053]在本实施例中，当各视频解码器中任一视频解码器计算出的所述时间差与所述最大的时间差之间的差值超出所述显示缓冲时间时，拼接控制器向所述视频解码器发出包含清空缓冲区命令的消息，所述输出控制模块进一步用于:收到该消息后，根据该消息中的清空缓冲区的命令清空视频缓冲区的数据。
[0054]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
【权利要求】
1.一种分布式图像拼接同步的方法，应用于一种分布式拼接控制系统中的视频解码器上，其特征在于，所述分布式拼接控制系统包括拼接控制器、若干视频解码器以及若干子显示屏，其中所述若干视频解码器均连接于所述拼接控制器，每个视频解码器连接一个或多个子显示屏，所述方法包括: 步骤A、对所述拼接控制器输出的视频帧进行解码，并将解码后的视频数据存于显存中；在显示输出中断产生时，根据公式Xn=(Tn-Tl)+tl+d计算出第n帧的理论显示输出时间；其中Xn表示计算得到的第n帧的理论显示输出时间；tl表示与其它视频解码器同步后的首帧到达显存的系统时间；所述Tl以及Tn分别表示首帧以及第n帧中携带的时间戳；所述d表示所述显示缓冲时间，该时间为显示输出中断产生周期的整数倍；所述n为大于1的整数；其中该解码器产生显示输出中断的时间与其它解码器产生显示输出中断的时间同步。 步骤B、判断当前准备显示第η帧的时间是否大于等于所述Xn ;若是，则输出该第n帧数据由该解码器对应的子显示屏进行显示；否则，待下一个显示输出中断产生时重新执行步骤B。
2.如权利要求1所述的方法，其特征在于，所述视频解码器接收由所述拼接控制器发出的包含重置命令的组播消息，并根据该组播消息中的重置命令重置显示输出芯片，以实现显示输出中断时间与其它解码器的同步。
3.如权利要求2所述的方法，其特征在于，所述视频解码器收到来自所述拼接控制器发出的首帧到达时间查询消息后，计算收到所述查询消息的系统时间与记录的首帧到达显存的系统时间的时间差，并将该时间差通告给所述拼接控制器，以使得所述拼接控制器可根据该时间差以及其他视频解码器通告的时间差对该视频解码器首帧到达显存的时间进行与其它视频解码器的同步。
4.如权利要求3所述的方法，其特征在于，所述拼接控制器根据该时间差以及其他视频解码器通告的时间差对该视频解码器首帧到达显存的时间进行与其它视频解码器的同步具体为:拼接控制器以所述通告的时间差中最大的时间差为基准，向该视频解码器发送将记录的首帧到达显存的时间向前调整m毫秒的指令，其中m=a-b，a为所述最大时间差，b为该视频解码器收到所述查询消息的系统时间与记录的首帧到达显存的系统时间的时间差。
5.如权利要求4所述的方法，其特征在于，当各视频解码器中任一视频解码器计算出的所述时间差与所述最大的时间差之间的差值超出所述显示缓冲时间时，拼接控制器向所述视频解码器发出包含清空缓冲区命令的消息，所述视频解码器收到该消息后，根据该消息中的清空缓冲区的命令清空视频缓冲区的数据，返回执行步骤A。
6.一种分布式图像拼接同步装置，该装置应用于一种分布式拼接控制系统中的视频解码器上，其特征在于，所述分布式拼接控制系统还包括拼接控制器、若干子显示屏以及其它视频解码器，其中所述各视频解码器均连接于所述拼接控制器，每个视频解码器连接一个或多个子显示屏，该装置包括: 解码运算模块，用于对所述拼接控制器输出的视频帧进行解码，并将解码后的视频数据存于显存中，并在显示输出中断产生时，根据公式Xn= (Tn-Tl)+tl+d计算出第η帧的理论显示输出时间；其中Xn表示计算得到的第η帧的理论显示输出时间；tl表示与其它视频解码器同步后的首帧到达显存的系统时间；所述Tl以及Tn分别表示首帧以及第η帧中携带的时间戳；所述d表示所述显示缓冲时间，该时间为显示输出中断产生周期的整数倍；所述η为大于I的整数；所述解码器产生显示输出中断的时间与其它解码器产生显示输出中断的时间同步； 输出控制模块，用于判断当前准备显示第η帧的时间是否大于等于所述Xn;若是，则输出该第η帧数据由该解码器对应的子显示屏进行显示；否则，待下一个显示输出中断产生时重新判断是否输出该第η帧。
7.如权利要求6所述的视频解码器，其特征在于，所述解码运算模块进一步用于:接收由所述拼接控制器发出的包含重置命令的组播消息，并根据该组播消息中的重置命令重置显示输出芯片，以实现显示输出中断时间与其它解码器的同步。
8.如权利要求7所述的视频解码器，其特征在于，所述解码运算模块进一步用于:当收到来自所述拼接控制器发出的首帧到达时间的查询消息后，计算收到所述查询消息的系统时间与记录的首帧到达显存的系统时间的时间差，并将该时间差通告给所述拼接控制器，以使得所述拼接控制器可根据该时间差以及其他视频解码器通告的时间差对该视频解码器首帧到达显存的时间进行与其它视频解码器的同步。
9.如权利要求8所述的视频解码器，其特征在于，所述拼接控制器根据该时间差以及其他视频解码器通告的时间差对该视频解码器首帧到达显存的时间进行与其它视频解码器的同步具体为:拼接控制器以所述通告的时间差中最大的时间差为基准，向该视频解码器发送将记录的首帧到达显存的时间向前调整m毫秒的指令，其中m=a-b，a为所述最大时间差，b为该视频解码器收到所述查询消息的系统时间与记录的首帧到达显存的系统时间的时间差。
10.如权利要求9所述的视频解码器，其特征在于，当各视频解码器中任一视频解码器计算出的所述时间差与所述最大的时间差之间的差值超出所述显示缓冲时间时，拼接控制器向所述视频解码器发出包含清空缓冲区命令的消息，所述输出控制模块进一步用于:收到该消息后，根据该消息中的清空缓冲区的命令清空视频缓冲区的数据。
【文档编号】G06F3/14GK103795979SQ201410031868
【公开日】2014年5月14日 申请日期:2014年1月23日 优先权日:2014年1月23日
【发明者】方炜 申请人:浙江宇视科技有限公司