能对单命令和批命令同时进行处理的spi总线控制系统的制作方法
【专利摘要】本实用新型公开了能对单命令和批命令同时进行处理的SPI总线控制系统，它的计算机的第一通信端通过第一通信网口连接第一处理器，第一处理器的第一存储数据通信端连接第一嵌入式多媒体卡，第一处理器的第二存储数据通信端连接第一内存，每个第一SPI从设备通过对应的第一SPI总线连接第一处理器的SPI总线通信接口，计算机的第二通信端通过第二通信网口连接第二处理器，第二处理器的第一存储数据通信端连接第二嵌入式多媒体卡，第二处理器的第二存储数据通信端连接第二内存，每个第二SPI从设备通过对应的第二SPI总线连接第二处理器的SPI总线通信接口。本实用新型实现同时对SPI单命令和SPI批命令的处理，提高了效率。
【专利说明】能对单命令和批命令同时进行处理的SPI总线控制系统
【技术领域】
[0001]本实用新型涉及SPI (Serial Peripheral Interface,串行外设接口 )通信【技术领域】，具体地指一种能对单命令和批命令同时进行处理的SPI总线控制系统。
【背景技术】
[0002]SPI 接口的全称是(Serial Peripheral Interface)，意为串行外围接口，是Motorola公司首先在其MC68HCXX系列处理器上定义的。该接口一般使用4条线:串行时钟线(SCLK)、主机输入/从机输出数据线(MISO)、主机输出/从机输入数据线(MOSI)和低电平有效的从机选择线(NSS)。SPI接口用于CPU (Central Processing Unit,中央处理器)和外围低速器件之间进行同步串行数据传输。在主器件的移位脉冲下，数据按位传输，高位在前，低位在后，为全双工通信。其数据传输速度总体来说比IIC(Inter-1ntegratedCircuit，集成电路总线)总线要快，速度可达到几Mbps。SPI接口不需要如IIC进行寻址操作，且为全双工通信，显得简单高效。现有SPI总线控制系统的架构均为单独面向SPI单命令处理，并能通过多次的SPI单命令处理达到批量SPI命令处理的目的，但是，上述系统不能对SPI单命令和SPI批命令进行同时的处理，功能还不够完善，系统的运行效率较低。
实用新型内容
[0003]本实用新型的目的就是要提供一种能对单命令和批命令同时进行处理的SPI总线控制系统，该SPI总线控制系统功能更加完善，冋时也能提闻系统的运彳丁效率。
[0004]为实现此目的，本实用新型所设计的能对单命令和批命令同时进行处理的SPI总线控制系统，包括计算机、第一通信网口、第一处理器、第一嵌入式多媒体卡、第一内存和多个第一 SPI从设备，所述计算机的第一通信端通过第一通信网口连接第一处理器的通信端，第一处理器的第一存储数据通信端连接第一嵌入式多媒体卡，第一处理器的第二存储数据通信端连接第一内存，每个第一 SPI从设备通过对应的第一 SPI总线连接第一处理器的SPI总线通信接口，其特征在于:它还包括第二通信网口、第二处理器、第二嵌入式多媒体卡、第二内存、第一报警灯、第二报警灯和多个第二 SPI从设备，所述计算机的第二通信端通过第二通信网口连接第二处理器的通信端，第二处理器的第一存储数据通信端连接第二嵌入式多媒体卡，第二处理器的第二存储数据通信端连接第二内存，每个第二 SPI从设备通过对应的第二 SPI总线连接第二处理器的SPI总线通信接口，所述第一报警灯的信号输入端连接第一处理器的报警信号输出端，第二报警灯的信号输入端连接第二处理器的报警信号输出端。
[0005]上述技术方案中，它还包括蜂鸣器，所述第一处理器的报警信号输出端和第二处理器的报警信号输出端均与蜂鸣器的信号输入端连接。
[0006]上述技术方案中，所述每个第一 SPI从设备分别为串行外设接口闪存(SPIflash)、实时时钟、模数转换器、数字信号处理器和数字信号解码器中的一种。
[0007]上述技术方案中，所述每个第二 SPI从设备分别为串行外设接口闪存、实时时钟、模数转换器、数字信号处理器和数字信号解码器中的一种。
[0008]本实用新型的有益效果:
[0009]本实用新型通过设置上述第二通信网口、第二处理器、第二嵌入式多媒体卡、第二内存和多个第二 SPI从设备，实现了同时对SPI单命令和SPI批命令的处理，另外，本实用新型还能根据需要分别对SPI单命令和SPI批命令进行处理，进一步完善了 SPI总线控制系统的功能，同时，也提高了 SPI总线控制系统的运行效率。
【专利附图】
【附图说明】
[0010]图1为本实用新型的结构示意图；
[0011]其中，I一计算机、2—第一通彳目网口、3—第一处理器、4一第一嵌入式多媒体卡、5一第一内存、6—第一 SPI从设备、7—第二通/[目网口、8—第二处理器、9一第二嵌入式多媒体卡、10—第二内存、11 一第二 SPI从设备、12—第二 SPI总线、13—第一 SPI总线、14一第一报警灯、15—第二报警灯、16—蜂鸣器。
【具体实施方式】
[0012]以下结合附图和具体实施例对本实用新型作进一步的详细说明:
[0013]如图1所述的能对单命令和批命令同时进行处理的SPI总线控制系统，包括计算机1、第一通信网口 2、第一处理器3、第一嵌入式多媒体卡4、第一内存5和多个第一 SPI从设备6，所述计算机I的第一通信端通过第一通信网口 2连接第一处理器3的通信端，第一处理器3的第一存储数据通信端连接第一嵌入式多媒体卡4，第一处理器3的第二存储数据通信端连接第一内存5，每个第一 SPI从设备6通过对应的第一 SPI总线13连接第一处理器3的SPI总线通信接口，它还包括第二通信网口 7、第二处理器8、第二嵌入式多媒体卡9、第二内存10、第一报警灯14、第二报警灯15和多个第二 SPI从设备11，所述计算机I的第二通信端通过第二通信网口 7连接第二处理器8的通信端，第二处理器8的第一存储数据通信端连接第二嵌入式多媒体卡9，第二处理器8的第二存储数据通信端连接第二内存10，每个第二 SPI从设备11通过对应的第二 SPI总线12连接第二处理器8的SPI总线通信接口，所述第一报警灯14的信号输入端连接第一处理器3的报警信号输出端，第二报警灯15的信号输入端连接第二处理器8的报警信号输出端。
[0014]上述技术方案中，它还包括蜂鸣器16，所述第一处理器3的报警信号输出端和第二处理器8的报警信号输出端均与蜂鸣器16的信号输入端连接。当某个处理器感应到某个SPI从设备硬件接触不好或者信号干扰严重无法通信时，该处理器控制蜂鸣器16发出报警信号，通知技术人员。
[0015]上述技术方案中，所述每个第一 SPI从设备6分别为串行外设接口闪存、实时时钟、模数转换器、数字信号处理器和数字信号解码器中的一种。所述每个第二 SPI从设备11分别为串行外设接口闪存、实时时钟、模数转换器、数字信号处理器和数字信号解码器中的一种。
[0016]本实用新型的工作过程为:系统上电启动后，第二处理器8将批处理程序加载到第二内存10并运行，运行程序的过程中会运行通讯子程序并等待接受计算机I发送的数据包。计算机I通过第二通信网口 7向第二处理器8发送批处理文件，第二处理器8中的批命令接受批处理文件并调用文件校验处理子程序，文件校验处理子程序在判断其合法有效后顺序存入第二嵌入式多媒体卡9中的链式存储子程序。第二处理器8中控制子程序会顺序从链式存储子程序取出指令，并判断指令为控制指令还是算术逻辑运算指令，如果为控制指令即直接向相应的第二 SPI从设备11写入数据，如果为算术逻辑运算指令即在第二处理器8内部进行逻辑运算处理，第二处理器8再向相应的第二 SPI从设备11写入数据(第二处理器8根据上述控制指令中的写命令将逻辑运算的结果传输到控制指令指定设备名称的第二 SPI从设备11中)，当第二处理器8感应到某个第二 SPI从设备11硬件接触不好或者信号干扰严重无法通信时，第二处理器8控制第二报警灯15发出报警信号，通知技术人员。
[0017]在上述批命令处理的同时,系统上电启动时,第一处理器3同时开始工作，第一处理器3将单处理程序加载到第一内存5并运行，运行程序的过程中会运行通讯子程序并等待接受计算机I发送的数据包。计算机I通过第一通信网口 2向第一处理器3发送单命令处理文件，第一处理器3中的单命令接受单命令处理文件并调用文件校验处理子程序，文件校验处理子程序在判断其合法有效后存入第一嵌入式多媒体卡4。第一处理器3从第一嵌入式多媒体卡4中取出指令，并判断指令为控制指令还是算术逻辑运算指令，如果为控制指令即直接向相应的第一 SPI从设备6写入数据，如果为算术逻辑运算指令即在第一处理器3内部进行逻辑运算处理，第一处理器3再向相应的第一 SPI从设备6写入数据(第一处理器3根据上述控制指令中的写命令将逻辑运算的结果传输到控制指令指定设备名称的第一 SPI从设备6中)，当第一处理器3感应到某个第一 SPI从设备6硬件接触不好或者信号干扰严重无法通信时，第一处理器3控制第一报警灯14发出报警信号，通知技术人员。
[0018]上述控制指令包括命令(W)、读命令(R)、延时命令(DELAY)、控制命令(1)、多路命令(MULTI)。上述算术逻辑运算指令包括赋值命令(MOV)、加命令(ADD)、减命令(SUB)、乘命令(MUL)、除命令(DIV)、与命令(AND)、或命令(OR)、比较命令(CMP)和判断命令(IF)。
[0019]本说明书未作详细描述的内容属于本领域专业技术人员公知的现有技术。
【权利要求】
1.一种能对单命令和批命令同时进行处理的SPI总线控制系统，包括计算机(I)、第一通信网口(2)、第一处理器(3)、第一嵌入式多媒体卡(4)、第一内存(5)和多个第一 SPI从设备出)，所述计算机(I)的第一通信端通过第一通信网口(2)连接第一处理器(3)的通信端，第一处理器(3)的第一存储数据通信端连接第一嵌入式多媒体卡(4)，第一处理器(3)的第二存储数据通信端连接第一内存(5)，每个第一 SPI从设备(6)通过对应的第一 SPI总线(13)连接第一处理器(3)的SPI总线通信接口，其特征在于:它还包括第二通信网口(7)、第二处理器(8)、第二嵌入式多媒体卡(9)、第二内存(10)、第一报警灯(14)、第二报警灯(15)和多个第二 SPI从设备(11)，所述计算机(I)的第二通信端通过第二通信网口(7)连接第二处理器(8)的通信端，第二处理器(8)的第一存储数据通信端连接第二嵌入式多媒体卡(9)，第二处理器(8)的第二存储数据通信端连接第二内存(10)，每个第二 SPI从设备(11)通过对应的第二 SPI总线(12)连接第二处理器(8)的SPI总线通信接口，所述第一报警灯(14)的信号输入端连接第一处理器(3)的报警信号输出端，第二报警灯(15)的信号输入端连接第二处理器(8)的报警信号输出端。
2.根据权利要求1所述的能对单命令和批命令同时进行处理的SPI总线控制系统，其特征在于:它还包括蜂鸣器(16)，所述第一处理器(3)的报警信号输出端和第二处理器(8)的报警信号输出端均与蜂鸣器(16)的信号输入端连接。
3.根据权利要求1所述的能对单命令和批命令同时进行处理的SPI总线控制系统，其特征在于:所述每个第一 SPI从设备(6)分别为串行外设接口闪存、实时时钟、模数转换器、数字信号处理器和数字信号解码器中的一种。
4.根据权利要求1所述的能对单命令和批命令同时进行处理的SPI总线控制系统，其特征在于:所述每个第二 SPI从设备(11)分别为串行外设接口闪存、实时时钟、模数转换器、数字信号处理器和数字信号解码器中的一种。
【文档编号】G06F13/40GK203930821SQ201420211144
【公开日】2014年11月5日 申请日期:2014年4月28日 优先权日:2014年4月28日
【发明者】彭骞, 田方力, 沈亚非, 陈凯, 秦明 申请人:武汉精测电子技术股份有限公司