用于电子设备的虚拟传感器中枢的制作方法

无

背景技术：

本文中所描述的主题总体上涉及电子设备的领域，并且更具体来说，涉及用于电子设备的虚拟传感器中枢。

诸如膝上型计算机、平板计算设备、电子阅读器、移动电话等电子设备可以包括能够确定电子设备的位置的位置传感器，例如全球定位传感器。另外的这种电子设备可以包括传感器，例如加速度计、陀螺仪、等等，以用于定位、定向、移动检测、以及对其它环境特性的检测。现有的电子设备架构并入了微处理器以充当传感器中枢。使得电子设备能够处理来自电子设备上的应用处理器中的这种传感器的输入的技术可以找到实用性。

附图说明

参考附图描述了具体实施方式。

图1是根据一些示例的可以适于实现虚拟传感器中枢的电子设备的示意性图示。

图2是根据一些示例的实现虚拟传感器中枢的示例性架构的高层级示例性图示。

图3是根据一些示例的虚拟传感器中枢的逻辑部件的示意性图示。

图4-图5是根据一些示例的例示了用于实现虚拟传感器中枢的方法中的操作的流程图。

图6-图10是根据一些示例的可以适于实现智能画面切换的电子设备的示意性图示。

具体实施方式

本文中所描述的是用于在电子设备中实现虚拟传感器中枢的示例性系统和方法。在以下描述中，阐述了许多具体细节以提供对各示例的透彻理解。然而，本领域技术人员将理解的是，可以在没有这些具体细节的情况下实施各示例。在其它实例中，未详细例示或描述公知的方法、程序、部件、和电路，以便不使具体示例难以理解。

如以上所描述的，提供具有可以在应用处理器中而不是在单独的控制器中实现的虚拟传感器中枢的电子设备可能是有用的。本文中所描述的主题通过提供可以在电子设备的应用处理器中的逻辑中实现的虚拟传感器中枢来解决这些和其它问题。在一些示例中，虚拟传感器中枢通过通信总线从耦合到虚拟传感器中枢的一个或多个处理器接收输入，并处理这些输入以生成传感器数据。

下面参考图1-图10描述了虚拟传感器中枢和电子设备的另外的特征和操作特性。

图1是根据一些示例的可以适于实现虚拟传感器中枢的电子设备100的示意性图示。在各示例中，电子设备100可以包括或耦合到一个或多个同时存在的输入/输出设备，包括显示器、一个或多个扬声器、键盘、一个或多个其它I/O设备、鼠标、摄像头等。其它示例性I/O设备可以包括触摸屏、语音激活的输入设备、轨迹球、定位设备、加速度计/陀螺仪、生物特征输入设备、以及允许电子设备100从用户接收输入的任何其它设备。

电子设备100包括系统硬件120和存储器140，存储器140可以被实现为随机存取存储器和/或只读存储器。文件存储装置可以通信地耦合到电子设备100。文件存储装置可以对于电子设备100是内部的，例如，eMMC、SSD、一个或多个硬盘驱动器、或其它类型的存储设备。替代地，文件存储装置还可以对于电子设备100是外部的，例如，一个或多个外部硬盘驱动器、网络附加存储装置、或单独的存储网络。

系统硬件120可以包括一个或多个处理器122、图形处理器124、网络接口126、以及总线结构128。在一个实施例中，处理器122可以被体现为可从美国加利福尼亚州圣克拉拉市的英特尔公司获得的Atom^TM处理器、基于Atom^TM的片上系统(SOC)或者Core2或i3/i5/i7系列处理器。如本文中所使用的，术语“处理器”表示任何类型的计算元件，例如但不限于微处理器、微控制器、复杂指令集计算(CISC)微处理器、精简指令集(RISC)微处理器、超长指令字(VLIW)微处理器、或者任何其它类型的处理器或处理电路。

一个或多个图形处理器124可以起到管理图形和/或视频操作的辅助处理器的作用。一个或多个图形处理器124可以被集成到电子设备100的母板上或者可以经由母板上的扩充插槽被耦合或者可以位于与处理单元相同的管芯或相同的封装件上。

在一个实施例中，网络接口126可以是诸如以太网接口(见，例如，电气电子工程师学会/IEEE 802.3-2002)之类的有线接口、或诸如IEEE802.11a,b之类的无线接口或者g兼容的接口(见，例如，系统LAN/MAN间IT通信和信息交换的IEEE标准——部分II：无线LAN介质访问控制(MAC)和物理层(PHY)规范修改4：2.4GHz波段中的进一步的更高数据速率扩展，802.11G-2003)。无线接口的另一个示例将是通用分组无线业务(GPRS)接口(见，例如，GPRS手机要求指南，全球移动通信系统/GSM协会，版本3.0.1，2002年12月)。

总线结构128连接系统硬件128的各种部件。在一个实施例中，总线结构128可以是几种类型的总线结构中的一种或多种，这些总线结构包括存储器总线、外设总线或外部总线、和/或使用任何多种可用总线架构的本地总线，所述可用总线架构包括但不限于11位总线、工业标准架构(ISA)、微通道架构(MSA)、扩展ISA(EISA)、智能驱动电子设备(IDE)、VESA本地总线(VLB)、外设部件互连(PCI)、通用串行总线(USB)、高级图形端口(AGP)、个人计算机存储卡国际协会总线(PCMCIA)、以及小型计算机系统接口(SCSI)、高速同步串行接口(HSI)、串行低功率芯片间介质总线等等。

电子设备100可以包括收发RF信号的RF收发机130、近场通信(NFC)无线电134、以及处理由RF收发机130接收到的信号的信号处理模块132。RF收发机可以经由诸如(例如)蓝牙或802.11X IEEE 802.11a,b或g兼容的接口(见，例如，系统LAN/MAN间IT通信和信息交换的IEEE标准——部分II：无线LAN介质访问控制(MAC)和物理层(PHY)规范修改4：2.4GHz波段中的进一步的更高数据速率扩展，802.11G-2003)之类的协议来实现本地无线连接。无线接口的另一个示例将是WCDMA、LTE、通用分组无线业务(GPRS)接口(见，例如，GPRS手机要求指南，全球移动通信系统/GSM协会，版本3.0.1，2002年12月)。

电子设备100还可以包括一个或多个输入/输出接口，例如键盘136和显示器138。在一些示例中，电子设备100可能不具有键盘并使用触摸面板进行输入。

存储器140可以包括用于管理电子设备100的操作的操作系统142。在一个实施例中，操作系统142包括为系统硬件120提供接口的硬件接口模块154。此外，操作系统140可以包括管理在电子设备100的操作中使用的文件的文件系统150以及管理在电子设备100上执行的过程的过程控制子系统152。

操作系统142可以包括(或管理)一个或多个通信接口146，该一个或多个通信接口146可以结合系统硬件120来操作以收发来自远程源的数据包和/或数据流。操作系统142还可以包括在操作系统142与驻留在存储器130中的一个或多个应用模块之间提供接口的系统调用接口模块144。操作系统142可以被体现为UNIX操作系统或其任何派生物(例如，Linux、Android、等等)或体现为品牌操作系统、或其它操作系统。

图2是在电子设备中实现虚拟传感器中枢230的示例性架构的高层级示意性图示。参考图2，应用处理器220可以被体现为通用处理器122或体现为低功率控制器。应用处理器220可以包括经由通信总线260从一个或多个传感器接收输入的虚拟传感器中枢230，在一些示例中，通信总线260可以被实现为内部集成电路(I2C)总线。如以上所描述的，在一些示例中，虚拟传感器中枢230可以被实现为可在应用处理器220上执行的逻辑指令，例如，实现为软件或固件。本地存储器240可以使用易失性和/或非易失性存储器来实现。

虚拟传感器中枢230可以通信地耦合到一个或多个传感器，该一个或多个传感器提供指示电子设备是在运动还是处于其它环境条件的信号。例如，传感器可以包括加速度计250、磁力计252、陀螺仪254、以及光传感器256。

图3是根据一些示例的虚拟传感器中枢的逻辑部件的示意性图示。参考图3，在一些示例中，虚拟传感器中枢220包括多个驱动器，多个驱动器包括管理与加速度计250的通信的加速度计驱动器350、管理与磁力计252的通信的磁力计驱动器352、管理与陀螺仪254的通信的陀螺仪驱动器354以及管理与光传感器256的通信的光传感器驱动器。

来自相应的驱动器350、352、354、356的数据输出被输入到传感器融合驱动器，其处理数据以生成传感器数据。传感器数据可以被传递到人机接口驱动器(HID)340，其管理与一个或多个人机接口设备(例如，显示器、麦克风、振动器、等等)的通信。

已经描述了在电子设备中实现虚拟传感器中枢的系统的各种结构，将参考图4-图5来解释系统的操作方面，图4-图5是根据一些示例的例示了在用于实现虚拟传感器中枢的方法中的操作的流程图。在图4-图5的流程图中所描绘的操作可以通过虚拟传感器中枢220来单独实现，或者通过虚拟传感器中枢220结合电子设备100的其它部件来实现。

参考图4，在操作410处，各种传感器生成传感器输出。例如，加速度计250可以响应于检测到电子设备中的运动来生成加速度计数据。类似地，磁力计252和陀螺仪254可以响应于电子设备100的位置或方向的改变来生成磁力计数据。在操作415处，来自各种传感器的数据被置于通信总线260上，通信总线260直接耦合到虚拟传感器中枢230。参考图5，在操作510处，虚拟传感器中枢220从各种传感器接收数据。例如，虚拟传感器中枢220从加速度计250、磁力计252、陀螺仪、以及光传感器256中的至少一个接收数据。在操作515处，虚拟传感器中枢220对所接收到的数据进行处理以生成传感器数据，并且在操作520处，传感器数据中的至少一些数据被输出到人机接口设备(HID)驱动器340，以便呈现在人机接口设备(例如，显示器、扬声器、等等)上。

如以上所描述的，在一些示例中，电子设备可以被体现为计算机系统。图6例示了根据示例的计算系统600的框图。计算系统600可以包括经由互连网络(或总线)604进行通信的一个或多个中央处理单元602或处理器。处理器602可以包括通用处理器、网络处理器(对通过计算机网络603传送的数据进行处理)、或其它类型的处理器(包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC))。此外，处理器602可以具有单核或多核设计。具有多核设计的处理器602可以在同一集成电路(IC)管芯上集成不同类型的处理器核。此外，具有多核设计的处理器602可以被实现为对称或非对称多处理器。在示例中，处理器602中的一个或多个处理器可以与图1的处理器102相同或类似。例如，处理器602中的一个或多个处理器可以包括参考图1-图3所讨论的控制单元120。此外，参考图3-图5所讨论的操作可以由系统600的一个或多个部件来执行。

芯片组606还可以与互连网络604进行通信。芯片组606可以包括存储器控制中枢(MCH)608。MCH 608可以包括与存储器612(其可以与图1的存储器130相同或类似)通信的存储器控制器610。存储器412可以存储数据，包括可以由处理器602或者包括在计算系统600中的任何其它设备执行的指令序列。在一个示例中，存储器612可以包括一个或多个易失性存储(或存储器)设备，例如，随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或其它类型的存储设备。还可以利用非易失性存储器，例如，硬盘。额外的设备，例如多个处理器和/或多个系统存储器可以经由互连网络604进行通信。

MCH 608还可以包括与显示设备616进行通信的图形接口614。在一个示例中，图形接口614可以经由图形加速端口(AGP)来与显示设备616进行通信。在示例中，显示器616(例如，平板显示器)可以通过例如信号转换器来与图形接口614进行通信，该信号转换器将存储在存储设备(例如，视频存储器或系统存储器)中的图像的数字表示转化成被显示器616解释并显示的显示信号。由显示设备产生的显示信号可以在被显示器616解释并随后显示在显示器616上之前通过各种控制设备。

中枢接口618可以允许MCH 608和输入/输出控制中枢(ICH)620进行通信。ICH 620可以向与计算系统600进行通信的(多个)I/O设备提供接口。ICH 620可以通过外设桥(或控制器)624与总线622进行通信，外设桥(或控制器)624例如为外设部件互连(PCI)桥、通用串行总线(USB)控制器、或其它类型的外设桥或控制器。桥624可以在处理器602与外设设备之间提供数据路径。可以利用其它类型的拓扑结构。此外，多个总线可以例如通过多个桥或控制器与ICH 620进行通信。此外，在各示例中，与ICH 620通信的其它外设可以包括集成驱动电子设备(IDE)或(多个)小型计算机系统接口(SCSI)硬盘驱动器、(多个)USB端口、键盘、鼠标、(多个)并行端口、(多个)串行端口、(多个)软盘驱动器、数字输出支持(例如，数字视频接口(DVI))、或其它设备。

总线622可以与音频设备626、(多个)磁盘驱动器628、以及网络接口设备630(其与计算机网络603通信)进行通信。其它设备可以经由总线622进行通信。此外，在一些示例中，各种部件(例如，网络接口设备630)可以与MCH 608进行通信。另外，处理器602和本文中所讨论的一个或多个其它部件可以进行组合以形成单个芯片(例如，以提供片上系统(SOC))。此外，在其它示例中，图形加速度计616可以被包括在MCH 608内。

此外，计算系统600可以包括易失性和/或非易失性存储器(或存储装置)。例如，非易失性存储器可以包括以下各项中的一个或多个：只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)、磁盘驱动器(例如，628)、软盘、压缩盘ROM(CD-ROM)、数字多功能盘(DVD)、闪存、磁光盘、或者能够存储电子数据(例如，包括指令)的其它类型的非易失性机器可读介质。

图7例示了根据示例的计算系统700的框图。系统700可以包括一个或多个处理器702-1到702-N(在本文中一般被称为“多个处理器702”或“处理器702”)。处理器702可以经由互连网络或总线704进行通信。每个处理器可以包括各种部件，为了清楚起见，仅参考处理器702-1讨论其中一些部件。因此，剩余处理器702-2到702-N中的每个处理器可以包括与参考处理器702-1所讨论的相同或类似的部件。

在示例中，处理器702-1可以包括一个或多个处理器核706-1到706-M(在本文中被称为“多个核706”或者更一般地被称为“核706”)、共享的高速缓冲存储器708、路由器710、和/或处理器控制逻辑或单元720。处理器核706可以在单个集成电路(IC)芯片上实现。此外，芯片可以包括一个或多个共享的和/或私有的高速缓冲存储器(例如高速缓冲存储器708)、总线或互连(例如，总线或互连网络712)、存储器控制器、或其它部件。

在一个示例中，路由器710可以用于在处理器702-1和/或系统700的各种部件之间进行通信。此外，处理器702-1可以包括多于一个的路由器710。此外，路由器710中的许多路由器可以进行通信以使得能够在处理器702-1内部或外部的各种部件之间发送数据。

共享的高速缓冲存储器708可以存储由处理器702-1的一个或多个部件(例如核706)利用的数据(例如，包括指令)。例如，共享的高速缓冲存储器708可以在本地缓存存储在存储器714中的数据，以便由处理器702的部件较快地存取。在示例中，高速缓冲存储器708可以包括中间级高速缓冲存储器(例如，级2(L2)、级3(L3)、级4(L4)、或高速缓冲存储器的其它级)、末级高速缓冲存储器(LLC)、和/或它们的组合。此外，处理器702-1的各种部件可以通过总线(例如，总线712)、和/或存储器控制器或中枢而与共享的高速缓冲存储器708直接通信。如图7中所示，在一些示例中，核706中的一个或多个核可以包括级1(L1)高速缓冲存储器716-1(在本文中一般被称为“L1高速缓冲存储器716”)。在一个示例中，控制单元720可以包括用于实现上面参考图2中的存储器控制器122所描述的操作的逻辑。

图8例示了根据示例的计算系统的处理器核706和其它部件的部分的框图。在一个示例中，图8中所示的箭头例示了通过核706的指令的流动方向。一个或多个处理器核(例如处理器核706)可以在例如参考图7所讨论的单个集成电路芯片(或管芯)上实现。此外，芯片可以包括一个或多个共享的和/或私有的高速缓冲存储器(例如，图7的高速缓冲存储器708)、互连(例如，图7的互连704和/或112)、控制单元、存储器控制器、或其它部件。

如图8中所例示的，处理器核706可以包括用于提取指令(例如，具有条件分支的指令)以由核706执行的提取单元802。可以从任何存储设备(例如存储器714)提取指令。核706还可以包括用于解码所提取的指令的解码单元804。例如，解码单元804可以将所提取的指令解码成多个微指令(微操作)。

另外，核706可以包括调度单元806。调度单元806可以执行与存储经解码的指令(例如，从解码单元804接收到的指令)相关联的各种操作，直到指令准备好被派发，例如，直到经解码的指令的所有源值变得可用。在一个示例中，调度单元806可以向执行单元808调度和/或发出(或派发)经解码的指令以用于执行。执行单元808可以在所派发的指令被解码(例如，由解码单元804)并派发(例如，由调度单元806)之后执行这些指令。在一个示例中，执行单元808可以包括多于一个的执行单元。执行单元808还可以执行各种算术运算，例如加法、减法、乘法、和/或除法，并可以包括一个或多个算术逻辑单元(ALU)。在示例中，协处理器(未示出)可以结合执行单元808执行各种算术运算。

此外，执行单元808可以执行无序的指令。因此，在一个示例中，处理器核706可以是无序处理器核。核706还可以包括报废单元810。报废单元810可以在已执行的指令被调配(commit)之后使这些指令报废。已执行的指令的报废可以导致处理器状态根据指令的执行而被调配、由指令使用的物理寄存器被解除分配、等等。

核706还可以包括总线单元714，其使得能够实现在处理器核706的部件与其它部件(例如参考图8所讨论的部件)之间经由一个或多个总线(例如，总线804和/或812)进行通信。核706还可以包括一个或多个寄存器816，其用于存储由核706的各种部件存取的数据(例如，与功耗状态设置相关的值)。

此外，尽管图7例示了控制单元720经由互连件812耦合到核706，但是在各示例中，控制单元720可以位于其它地方，例如，核706内部、经由总线704耦合到核、等等。

在一些示例中，本文中所讨论的部件中的一个或多个部件可以被体现为片上系统(SOC)设备。图9例示了根据示例的SOC封装件的框图。如图9中例示的，SOC 902包括一个或多个处理器核920、一个或多个图形处理器核930、输入/输出(I/O)接口940、以及存储器控制器942。SOC封装件902的各种部件可以耦合到例如本文中参考其它附图所讨论的互连件或总线。此外，SOC封装件902可以包括更多或更少的部件，例如本文中参考其它附图所讨论的那些部件。此外，SOC封装件902的每个部件可以包括一个或多个其它部件，例如，如本文中参考其它附图所讨论的。在一个示例中，在一个或多个集成电路(IC)管芯上提供SOC封装件902(及其部件)，例如，所述集成电路管芯被封装到单个半导体器件中。

如图9中所例示的，SOC封装件902经由存储器控制器942耦合到存储器960(其可以与本文中参考其它附图所讨论的存储器类似或相同)。在示例中，存储器960(或其部分)可以被集成在SOC封装件902上。

例如，I/O接口940可以经由诸如本文中参考其它附图所讨论的互连件和/或总线而耦合到一个或多个I/O设备970。(多个)I/O设备970可以包括以下各项中的一项或多项：键盘、鼠标、触摸板、显示器、图像/视频捕获设备(例如照相机或摄像录像机/录像机)、触摸表面、扬声器、等等。

图10例示了根据示例的以点到点(PtP)配置布置的计算设备1000。具体来说，图10示出了其中处理器、存储器、和输入/输出设备由多个点到点接口来互连的系统。参考图2所讨论的操作可以由系统1000的一个或多个部件来执行。

如图10中所例示的，系统1000可以包括若干处理器，为了清楚起见，仅示出了其中两个，处理器1002和1004。处理器1002和1004可以各自包括本地存储器控制器中枢(MCH)1006和1008，以使得能够实现与存储器1010和1012的通信。在一些示例中，MCH 1006和1008可以包括图1的存储器控制器120和/或逻辑125。

在示例中，处理器1002和1004可以是参考图7所讨论的处理器702中的一个。处理器1002和1004可以分别使用PtP接口电路1016和1018、经由点到点(PtP)接口1014来交换数据。此外，处理器1002和1004可以各自使用点到点接口电路1026、1028、1030和1032、经由单独的PtP接口1022和1024来与芯片组1020交换数据。芯片组1020还可以例如使用PtP接口电路1037、经由高性能图形接口1036来与高性能图形电路1034交换数据。

如图10中所示出的，图1的核106和/或高速缓冲存储器108中的一个或多个可以位于处理器1004内。然而，其它示例可以存在于其它电路、逻辑单元、或者图10的系统1000内的设备中。此外，其它示例可以遍及若干电路、逻辑单元、或图10中例示的设备而分布。

芯片组1020可以使用PtP接口电路1041与总线1040进行通信。总线1040可以具有与其进行通信的一个或多个设备，例如总线桥1042和I/O设备1043。经由总线1044，总线桥1043可以与诸如键盘/鼠标1045、通信设备1046(例如，调制解调器、网络接口设备、或可以与计算机网络1003通信的其它通信设备)、音频I/O设备、和/或数据存储设备1048之类的其它设备进行通信。数据存储设备1048(其可以是硬盘驱动器或者基于NAND闪存的固态驱动器)可以存储可由处理器1004执行的代码1049。

以下示例涉及另外的示例。

示例1是一种虚拟传感器中枢，包括多个传感器驱动器和传感器融合驱动器，所述传感器融合驱动器通信地耦合到所述多个传感器驱动器，其中，所述传感器融合驱动器从所述多个传感器驱动器接收输入，并对数据进行处理以生成传感器数据。

在示例2中，示例1的主题可以可选地包括其中所述多个传感器驱动器包括加速度计驱动器的布置。

在示例3中，示例1-2中任何一个示例的主题可以可选地包括其中所述多个传感器驱动器包括磁力计驱动器的布置。

在示例4中，示例1-3中任何一个示例的主题可以可选地包括其中所述多个传感器驱动器包括陀螺仪驱动器的布置。

在示例5中，示例1-4中任何一个示例的主题可以可选地包括其中所述多个传感器驱动器包括光传感器驱动器的布置。

在示例6中，示例1-5中任何一个示例的主题可以可选地包括其中所述多个传感器融合驱动器通信地耦合到人机接口设备驱动器的布置。

示例7是一种应用处理器，包括存储器和虚拟传感器中枢，所述虚拟传感器中枢耦合到所述存储器并包括多个传感器驱动器、以及传感器融合驱动器，所述传感器融合驱动器通信地耦合到所述多个传感器驱动器，其中，所述传感器融合驱动器从所述多个传感器驱动器接收输入并对数据进行处理以生成传感器数据。

在示例8中，示例7的主题可以可选地包括其中所述多个传感器驱动器包括加速度计驱动器的布置。

在示例9中，示例7-8中任何一个示例的主题可以包括其中所述加速度计驱动器通信地耦合到至少一个加速度计的布置。

在示例10中，示例7-9中任何一个示例的主题可以包括其中所述多个传感器驱动器包括磁力计驱动器的布置。

在示例11中，示例7-10中任何一个示例的主题可以包括其中所述磁力计驱动器通信地耦合到至少一个磁力计的布置。

在示例12中，示例7-11中任何一个示例的主题可以包括其中所述多个传感器驱动器包括陀螺仪驱动器的布置。

在示例13中，示例7-12中任何一个示例的主题可以包括其中所述陀螺仪驱动器通信地耦合到至少一个陀螺仪的布置。

在示例14中，示例7-13中任何一个示例的主题可以包括其中所述多个传感器驱动器包括光传感器驱动器的布置。

在示例15中，示例7-14中任何一个示例的主题可以包括其中所述光传感器驱动器通信地耦合到至少一个光传感器的布置。

在示例16中，示例7-15中任何一个示例的主题可以包括其中所述传感器融合驱动器通信地耦合到人机接口设备驱动器的布置。

在示例17中，示例7-16中任何一个示例的主题可以包括其中所述人机接口驱动器通信地耦合到至少一个人机接口的布置。

示例18是一种电子设备，包括至少一个应用处理器、存储器、和虚拟传感器中枢，所述虚拟传感器中枢耦合到所述存储器并包括多个传感器驱动器和传感器融合驱动器，所述传感器融合驱动器通信地耦合到所述多个传感器驱动器，其中，所述传感器融合驱动器从所述多个传感器驱动器接收输入并对数据进行处理以生成传感器数据。

在示例19中，示例18的主题可以包括其中所述多个传感器驱动器包括加速度计驱动器的布置。

在示例20中，示例18-19中任何一个示例的主题可以包括其中所述加速度计驱动器通信地耦合到至少一个加速度计的布置。

在示例21中，示例18-20中任何一个示例的主题可以包括其中所述多个传感器驱动器包括磁力计驱动器的布置。

在示例22中，示例18-21中任何一个示例的主题可以包括其中所述磁力计驱动器通信地耦合到至少一个磁力计的布置。

在示例23中，示例18-22中任何一个示例的主题可以包括其中所述多个传感器驱动器包括陀螺仪驱动器的布置。

在示例24中，示例18-23中任何一个示例的主题可以包括其中所述陀螺仪驱动器通信地耦合到至少一个陀螺仪的布置。

在示例25中，示例18-24中任何一个示例的主题可以包括其中所述多个传感器驱动器包括光传感器驱动器的布置。

如本文中提及的术语“逻辑指令”涉及可以由一个或多个机器理解以用于执行一个或多个逻辑操作的表达。例如，逻辑指令可以包括可由用于处理器编译器解释以用于对一个或多个数据对象执行一个或多个操作的指令。然而，这仅仅是机器可读指令的示例，并且示例并不限于这方面。

如本文中提及的术语“计算机可读介质”涉及能够保持可由一个或多个机器感知的表达的介质。例如，计算机可读介质可以包括用于存储计算机可读指令或数据的一个或多个存储设备。例如，这种存储设备可以包括诸如光、磁或半导体存储介质之类的存储介质。然而，这仅仅是计算机可读介质的示例，并且示例并不限于这方面。

如本文中提及的术语“逻辑”涉及用于执行一个或多个逻辑操作的结构。例如，逻辑可以包括基于一个或多个输入信号提供一个或多个输出信号的电路。这种电路可以包括接收数字输入并提供数字输出的有限状态机，或者响应于一个或多个模拟输入信号来提供一个或多个模拟输出信号的电路。这种电路可以被提供在专用集成电路(ASIC)或现场可编程门阵列(FPGA)中。此外，逻辑可以包括存储在与处理电路组合的存储器中的机器可读指令，以执行这种机器可读指令。然而，这些仅仅是可以提供逻辑的结构的示例，并且示例并不限于这方面。

本文中所描述的方法中的一些方法可以被体现为计算机可读介质上的逻辑指令。当在处理器上执行时，逻辑指令使得处理器被编程为实现所描述的方法的专用机器。处理器在被逻辑指令配置以执行本文中所描述的方法时，组成用于执行所描述的方法的结构。替代地，本文中所描述的方法可以被减少为例如在现场可编程门阵列(FPGA)、专用集成电路(ASIC)等等上的逻辑。

在说明书和权利要求书中，可以使用术语耦合和连接、连同它们的派生物。在特定示例中，可以使用连接来指示两个或更多个元件彼此直接物理或电接触。耦合可以表示两个或更多个元件直接物理或电接触。然而，耦合还可以表示两个或更多个元件彼此可以不直接接触，但是仍然可以彼此协作或相互作用。

本说明书中对“一个示例”或“一些示例”的引用表示结合示例所描述的特定特征、结构、或特性包括在至少一种实施方式中。在说明书的各个地方出现的短语“在一个示例中”可以或可以不全都指代相同的示例。

尽管已经用具体到结构特征和/或方法动作的语言描述了示例，但应当理解的是，所请求保护的主题可以不限于所描述的具体特征或动作。实际上，具体特征和动作被公开作为实现所请求保护的主题的样本形式。