射频识别系统、标签和读写器，及纠错方法与流程

本发明涉及射频识别(RadioFrequencyIdentification，RFID)装置和系统领域，特别涉及射频识别系统、标签和读写器，及纠错方法。
背景技术：
：射频识别系统被用于追踪和识别货物及其它物件。射频识别系统通常包括至少两种射频识别装置，所述至少两种射频识别装置为标签和读写器。所述标签是应答机，通常所述标签安置在被追踪的物件上。所述标签通常包括天线和集成电路。所述标签还可以包括储存器用于储存数据。所述读写器有时被称为询问器，所述读写器包括收发器(或独立发送器和独立接收器)以及一个或多个天线。所述天线发射所述收发器生成的电磁波。当标签接收到所述电磁波时，激活所述标签。一旦激活所述标签，所述标签通过无线电波与所述读写器通信，因此识别所述标签附着的物件。射频识别系统已被应用于零售、仓库和制造业，以追踪大量所述产业中处理、储存、操作的物件。通常有三种标签。电子束流供电标签通常称为无源标签，所述电子束流供电标签为无源装置，从所述读写器生成的电磁波中接收运行所需要的能量。所述电子束流供电标签整流电磁场并生成所述电磁场反射率的变化，反射所述变化至所述读写器，然后所述读写器读取所述变化。此过程通常被称为连续波反向散射。电池供电的半无源标签也接收并反射来自所述读写器的电磁波；然而，所述标签由电池供电，不由所述读写器供电。有源标签有独立的电源，所述有源标签主动传送电磁波，随后所述读写器接收所述电磁波。标签包括集成电路，所述集成电路包括用于储存数据(例如，序列码、型号和其它特征)的储存器。所述标签的储存器包括非易失性储存器或持久储存器中的至少一个。基于单独应用要求，读写器可以初始化标签的储存器。例如，在将标签应用到产品或包装产品之前，产品的生产者在所述标签的储存器中编写唯一的识别码。在其它情况下，可编写更多的数据到标签的储存器。例如，零售公司可以包括附加数据在标签的储存器中，所述附加数据提供被标签物件的详细说明，例如物件的制造者、物件的颜色、物件的价格，等等。原则上，射频识别系统部分运行时，所述射频识别系统使用读写器来读取一个或多个射频识别标签。在此系统中，特别是用于零售、供应链或制造业的大规模射频识别系统中，射频识别读写器需要精确地返回由所述标签处读取的数据。通常要求几乎100％的标签读取率。否则，所述射频识别系统将收集不到完整的数据，如此可引起对这些产业运营的损害和产生这些产业运营中缺陷。因为用于储存信息的所述标签储存器中的数据损坏和比特反转，导致非最优读取率。多种原因可引起所述标签储存器中的数据损坏和比特反转包括设计和制造过程中的异常。如前文所述，通过从读写器收集能量，无源和半无源标签自我激活。所述能量的收集可影响所述标签的储存器。一种检错码方案已用于解决数据损坏和比特反转的问题。一个通知的实例是循环冗余效验(CyclicRedundancyCheck,CRC)。通过计算单个标签储存器中储存数据的循环冗余效验的效验和，射频识别装置和系统来进行检错，并且使用所述计算的结果检测不正确的数据储存和传输中的错误。即使使用检错码方法，射频识别装置储存器中的数据损坏和比特反转的预防和纠正仍然不是最佳的。技术实现要素：本发明提供用于执行检错或纠错其中至少一个的方法、装置和系统。本发明的一个实施例中，射频识别标签接收激活或询问所述标签的信号。本发明的一个实施例中，所述标签包括储存器储存数据。所述标签的储存数据包括用户数据(用户可编写的)以及制造数据(通常由制造者编写的并且用户无法编写的)。本发明的一个实施例中，所述制造数据与所述标签有关联且对于那个特定的标签来说是唯一的。本发明的一个实施例中，所述标签对所述储存数据执行检错或纠错中的至少一项。本发明的一个实施例中，所述检错包括所述标签检测所述储存数据一个或多个比特上遭受的错误。本发明的一个实施例中，所述纠错包括如果所述错误影响的比特数少于所述储存数据的预定比特数，纠正所述出错的比特。本发明的一个实施例中，所述标签传送所述储存数据至读写器以回应所述检错或纠错。本发明的一个实施例中，所属标签传送的储存数据包括所述纠正的储存数据、所述损坏的储存数据或所述与所述标签相关的制造数据中的至少一个。本发明的一个实施例中，所述读写器能分析所述储存数据以确定所述错误是否由是制造缺陷引起的。本发明的一个实施例中，如所述错误是由是制造缺陷引起的，所述读写器能分析所述储存数据以确定所述生产缺陷的根源或所述生产缺陷的位置中的至少一个。本发明的一个实施例中，所述读写器提供所述制造数据至另一个执行所述制造缺陷根源或位置分析和确定的计算系统。本发明的一个实施例中，所述其它计算系统与所述标签的生产者或设计者有关。其它的有益效果和特征将在下文和附图中给予清晰的阐述。附图说明在此示意性地示出本发明的实施例，并不受附图所限，附图中相似的标记指示相似的部件。此外，图中，省略一些常规内容以不使本文所述实施例意思模糊。图1示出了本发明至少一个实施例的射频识别系统的简图，所述射频识别系统包括读写器和多个标签，并且所述射频识别系统用于检错和纠错中的至少一项；图2示出了本发明至少一个实施例的射频识别系统的简图，图2中，详细阐述了图1所示的所述读写器和所述标签的器件；图3示出了本发明至少一个实施例的检错或纠错中至少一个的执行简图，所述检错或纠错至少其中之一的实行使用图2所示的所述标签的至少一个器件；图4示出了本发明至少一个实施例的检错或纠错至少其中之一的实行示意图，所述检错或纠错中至少一个的执行使用图3所示的所述标签的至少一个器件；图5示出了本发明至少一个实施例的检错或纠错中至少一个的包括标签的过程流程图；图6示出了本发明至少一个实施例的检错或纠错中至少一个的包括读写器的过程流程图；图7示出了本发明一个或多个实施例的典型标签的简图；图8示出了本发明一个或多个实施例的典型读写器的简图。具体实施方式本文阐述了射频识别系统中检错或纠错至少其中之一的方法及装置。如下阐述和附图是有助于理解本发明的至少一个实施例的，而不应解释为对本发明的不当限制。大量具体细节被阐述以提供一个对于本发明实施例的深入理解。然而，在某些情况下，不再阐述熟知的或常规的细节以避免模糊本发明实施例的内容。本文中，一个实施例、每一个实施例、另一个实施例、再另一个实施例或它们各自的变化形式的引用不必然是相同的实施例的引用，并且如此引用意味着至少有一个。附图所示的过程由处理逻辑执行，所述处理逻辑包括硬件(例如，电路、专用逻辑，等等)、软件(如，在普通计算机系统或专用机器上运行)或两者的结合。虽然文中阐述的过程步骤是有顺序的，但可知部分步骤或全部步骤是可以按照别的顺序来执行的。此外，部分步骤或全部步骤不但可以按顺序执行还可以平行执行。术语“主机(host)”、“装置”、“询问器”、“标签”、“射频识别系统”和它们各自的变化形式倾向于参考一般的数据处理系统，而不是特定的系统。本文所述术语“比特反转”和它的变化形式指的是储存在易失性或非易失性储存器中的一个字符或一个码字中的一个或多个比特的偶发状态切换。例如，比特的值从0偶发切换为1。本文所用的“单个比特反转”及它的变化形式指的是储存在易失性或非易失性储存器中的一个字符或一个码字中的一个比特的偶发状态切换。本文所用的“多个比特反转”及它的变化形式指的是储存在易失性或非易失性储存器中的一个字符或一个码字中的至少两个比特的偶发状态切换。本发明的一个实施例中，使用包括天线和集成电路的射频识别标签的纠错方法，所述集成电路通过天线接收激活或询问所述标签的信号。本发明的一个实施例中，所述标签的集成电路包括储存与所述标签相关的数据的储存器。本发明的一个实施例中，所述集成电路用于对储存在所述标签集成电路的数据执行检错或纠错中的至少一项。本发明的一个实施例中，所述检错包括所述标签集成电路检测储存在所述标签集成电路的数据的一个或多个比特上的错误。本发明的一个实施例中，所述标签激活后实行检错。本发明的一个实施例中，纠错包括传送所述生产数据回应所述检错。上述纠错方法的一个实施例中，所述标签的集成电路被进一步用于纠正检测到的错误。本发明的一个实施例中，只有当检测到错误的比特数小于所述储存于标签集成电路的数据的预定比特数时，执行所述纠错。本发明一个实施例中，执行纠错后，传送所述储存于标签集成电路的数据。所述纠错方法的一个实施例中，所述预定比特数小于三并且所述预定比特数相对于所述储存于标签集成电路的数据的总比特数而言较小。本发明的一个实施例中，只当所述预定比特数和总比特数的比率为1:16或2:16时，纠正错误。本发明的一个实施例中，所述储存于标签集成电路的数据包括标签识别符(TagIdentification,TID)，所述标签识别符还被称为标签识别码、应答器识别符或应答器识别码中的至少一个。本发明的一个实施例中，所述数据包括晶圆数、所述标签的生产者、晶圆批数、包括所述集成电路芯片的晶圆的制造过程或晶圆上所述芯片的位置中的至少一个。本发明的一个实施例中，所述数据包括如下中至少一个：所述标签检测到的所有错误、所述标签检测到的所有单个比特反转、所述标签检测到的所有多个比特反转、损坏的数据、所述损坏数据的警告、所述损坏数据已被纠正的指示或所述纠正的数据。检错方法的一个实施例中，传送所述储存于标签集成电路的数据至射频识别读写器或至设计或制造所述标签的实体中的至少一个。本发明的一个实施例中，传送所述储存于标签集成电路的数据至计算机系统或其他用于接收和处理数据的装置，其中所述计算机系统或其他用于接收和处理数据的装置与用于设计或制造所述标签的实体相关。本发明的一个实施例中，使用网络接口通过网络传送所述储存于标签集成电路的数据至设计或制造所述标签的实体。所述网络接口包括Wi-Fi收发器、以太网收发器、移动电话收发器或无线个人区域收发器中的至少一个。所述纠错方法的一个实施例中，所述标签的集成电路包括错误计数器，所述错误计数器用于累计所述储存于标签集成电路的数据的比特上出现的每个错误。本发明的一个实施例中，发生错误的总数的计数被储存在所述储存器中。本发明的一个实施例中，持续更新所述计数。本发明的一个实施例中，每当检测到错误并更新所述计数时，通过所述标签的天线，传送包括所述计数的信号至读写器或至设计或制造所述标签的实体的计算机系统。所述纠错方法的一个实施例中，所述标签集成电路的储存器是非易失性储存器。本发明的一个实施例中，所述储存器包括保留的储存器库，电子产品码(ElectronicProductCode,EPC)储存器库，标签识别储存器库或用户储存器库中的至少一个。通过射频识别系统可应用上述的每一个纠错方法的实施例。通过射频识别系统可应用上述的每一个所述纠错方法的实施例，所述射频识别系统包括至少一个射频识别标签、至少一个射频识别读写器或至少一个包括能执行计算机可执行命令的处理装置的装置。所述计算机可执行命令可以储存在所述处理装置的储存器中，所述储存器可以为非瞬失计算机可读媒介，所述媒介用于使所述处理装置执行上述纠错方法实施例中的至少一个，所述媒介可使用接口通过有线或无线连接与所述处理装置通信。纠错码如汉明码(Hammingcode)、里德-所罗门码(Reed-Solomoncode)和其它编码被广泛使用于各类纠错应用。CD和DVD使用间隔里德-所罗门码以纠正由表面被刮花造成的错误。许多数据传输技术，如数字用户线路(DigitalSubscriberLine,DSL)、异步传输模式(AsynchronousTransferMode,ATM)和全球微波互联接入(WorldwideInteroperabilityforMicrowaveAccess,WiMAX),以及数字广播产品，如数字影像广播和数字音频广播，均使用各种里德-所罗门码来进行纠错。本文所述实施例利用至少一种纠错技术或至少一种检错技术来简化射频识别系统读写器或标签的纠错或检错。所述实施例应用于各类读写器或标签，所述标签包括但不限于Gen2-type射频识别标签。标签包括天线和集成电路。所述天线用于传送和接收信号，所述集成电路用于储存所述标签的识别符和其它信息。所述集成电路可以是数字信号处理器(DigitalSignalProcess或,DSP)、专用集成电路(Application-SpecificIC,ASIC)、射频集成电路(RadioFrequencyIC,RFIC)或其它各种适合射频识别应用的微型处理器。所述集成电路可包括非易失性储存器(例如，闪存,“FlashMemory”、电可擦可编写只读储存器，“ElectricallyErasableProgrammableRead-OnlyMemory,EEPROM”,等等)。所述集成电路的设计和制造可引起所述标签集成电路的非易失性储存器中的数据损坏和比特反转。具体说明地，设计和制造集成电路过程中的非正常变动会导致机理失效，从而影响标签或读写器使用的集成电路的运行。机理失效可以由材料相互作用机理失效(例如，场效应晶体管阀金属下沉，“field-effecttransistorgate-metaleffect”、欧姆接触退化，“ohmiccontactdegradation”、信道退化、表状态效应、塑封污染，等等)、压力作用机理失效(例如，电迁移、局部过载,“localizedoverstress”、热电子俘获，“hotelectrontrapping”、电气过载、静电泄漏，等等)、机械作用机理失效(例如，晶圆体破碎、芯片贴装无效，“die-attachvoids”、焊接点无效、塑形混合物污染，等等)或环境作用机理失效(例如，湿度效应、氢气效应、温度效应，等等)导致。举例，无源和半无源标签以会负面影响所述标签的非易失性储存器器件(例如，起亚阈值作用的晶体管)的方式从读写器收集能量。所述标签的集成电路包括机理失效的情况下，所述收集的能量会导致更低的器件电压，随后所述更低的器件电压会导致更低的安全阈值，所述安全阈值是为标签非易失性储存器中的一个或多个比特生成的。所述减小的安全阈值会增加数据损坏和比特反转的可能性。在另一个实例中，所述射频识别系统或所述读写器的一个或多个器件经历的机能失效可引起所述标签集成电路中的数据损坏和比特反转。在另一个实例中，所述标签集成电路、所述标签的嵌入设计或系统读写器不符合规范运行可引起所述数据损坏和所述比特反转。所述标签集成电路的机理失效为导致数据损坏和比特反转的一个原因。特定类型的集成电路设计或制造过程可减少了所述标签集成电路的机理失效的影响或机理失效的可见性，也可使这些机理失效恶化。因此，用于生成所述标签的集成电路的设计和制造过程是机理失效的关键部分，所述机理失效会引起标签、读写器和射频识别系统的异常工作。所有集成电路(指半导体装置或微型处理器)都会遭受机理失效。这超出了本文讨论集成电路机理失效的范围。所述射频识别产业有集成电路机理失效的问题，是因为射频识别装置能以低成本，高产量制造。射频识别装置制造的产量越高，这些射频识别装置的集成电路中一个会失效的可能性就越大。这是因为所述失效是所述设计和生产集成电路的过程所固有的。举例，在所述射频识别产业内外充分地记录了电迁移和其它机理失效。甚至通过测试去估计和预测所示失效率，所述失效率仍是所述设计和生产集成电路的过程固有的。此外，出厂后，低成本高产量导致集成电路会遭受机理失效。例如，出厂的集成电路的储藏期间会受数据损坏和比特反转的影响。多种技术中的至少一种被用于估计这些失效率，包括加速寿命测试过程，所述加速寿命测试过程在一定温度或压力下以更快的速率测试所述集成电路中的硅的寿命极限。复杂的所获数据的统计分析随着所述测试过程之后进行。通常，半导体产业可接受的结果是大约生产每一百万个中有三百个元件(partpermillion,ppm)的失效率。其它非半导体生产因素(例如，标签制造问题)没有包括在所述300ppm里并且其失效率比300ppm高出很多。在加速寿命测试过程期间，一些集成电路元件将比其它相同的集成电路元件更快地老化，因为所述半导体过程中的不正常变动是在设计和制造过程中固有的。单独以这些非正常的变动足够确定300ppm的失效率仅仅是个下限并且受环境、物理条件、非正常的处理、曝露在水分热量辐射下，等等而恶化。集成电路经历失效的实例包括与下列相关的问题：半导体基板(PN结、合金钉)、Si-SiO2接口(热载体引起的退化、碰撞电离引起的噪音电荷)、阀氧化膜(氧化膜破裂、氧化膜中的电荷)、钝化(针孔、裂缝、极化，等等)、超出EEPROM可写空间、金属化(接触失效、腐蚀、电迁移、压力迁移)和其它因素。本文所述实施例利用至少一种纠错技术或检错技术来简化射频识别系统读写器或标签的纠错或检错。所述实施例应用于各类读写器或标签，所述标签包括但不限于Gen2-type射频识别标签。图1示出了射频识别系统100的简图，所述射频识别系统100包括读写器105和多个标签101A-N，其中所述多个标签用于根据至少一个所述实施例来执行检错和纠错中的至少一个。系统100要么是读写器先说系统，要么是使用无源、半无源或有源标签的标签先说系统。本发明的一个实施例中，所述读写器105是处理系统，所述读写器包括接收器和发送器(或者，收发器)用于从每个标签101A-N接收信号111和传送信号111至每个标签101A-N。本发明的一个实施例中，所述读写器105与至少一个天线113连接。举例，本发明的一个实施例中，所述接收器可有独立的天线113，并且所述发送器可有独立的天线113。本领域专业人员可知读写器105的所述接收器和所述发送器(或者，收发器)可共用天线113，其中，提供接收或传送开关用于控制所述天线上的信号并且互相隔开所述接收器和发送器。本发明的一个实施例中，所述读写器105包括至少一个集成电路(未示出)，所述集成电路用于以合理的标签至读写器协议方案编码接收到的标签信息。所述读写器105还可包括接口117，如以太网接口、通用总线接口或Wi-Fi接口(如IEEE802.11、802.11a、802.11b、802.16a、蓝牙、Proxim’sOpenAir、HomeRF、HiperLAN和其它)，所述接口使所述读写器与其它处理系统通过网络107通信。所述网络包括但不限于所述读写器105或所述标签101A-N其中之一的设计者或制造者相关的计算机系统109。本发明的一个实施例中，所述网络107是基于以太网的网络、基于Wi-Fi的网络、基于蓝牙的网络或其它任何类型的可从所述读写器105传送数据到所述计算机系统109的合适的网络。本发明的一个实施例中，所述计算机系统109是中央储存计算机、个人计算机、服务器或其它任何公知的数据处理系统。所述网络接口通常连接所示读写器105的总线，所以能接收数据，如询问器中识别的标签101A-N的列表、与标签101A-N相关的一个或多个错误信息和一个或多个所述标签101A-N的TID、或从所述读写器105内一个或多个集成电路或集成电路器件得到的数据。关于所述读写器105的附加内容结合图2在下文中阐述。本发明的一个实施例中，标签101A-N中的每一个都是处理系统，所述标签包括至少一个常规的射频识别器件(例如，天线115A-N、控制所述天线上的信号的接收发送开关，等等)用于从所述读写器105接收信号111或传送信号111至所述读写器105。本发明的一个实施例中，所述标签101A-N中的每一个包括至少一个集成电路(未示出)，所述集成电路包括储存器、处理块、解调器、整流器和电源或调制器中的至少一个。本发明的一个实施例中，所述标签101A-N中的每一个包括用于储存数据的的储存器(未示出)，所述储存器是易失性的或非易失性的两者中的一种。本发明的一个实施例中，所述标签101A-N中每一个储存的数据包括制造数据、EPC、TID、用户编写的信息或其它任何所知储存在射频识别标签的所述储存器里的信息中的至少一个。关于所述标签101A-N中每一个的附加内容结合图2在下文中阐述。本发明的一个实施例中，所述标签101A-N中每一个的集成电路用于执行数据纠错或检错中的至少一个，所述数据储存在标签101A-N中每一个的所述储存器中。本发明的一个实施例中，所述标签101A-N为无源、半无源或有源标签。本发明的一个实施例中，所述读写器105传送信号111以激活或询问标签101A-N中的一个或多个，因而取得标签101A-N中一个或多个的所述储存器储存的数据。本发明的一个实施例中，正在被询问的所述标签101A-N相应的集成电路用于使用其储存器中每22比特中的6比特来执行数据的纠错或检错中的至少一个，所述数据储存在相应集成电路的储存器中。在所述22比特中，16比特用在正在被执行纠错或/和检错的所述数据。本发明的一个实施例中，用于纠错或/和检错的6比特中的5比特被标签101A-N的所述相应集成电路用于执行纠错，用于纠错或/和检错的6比特中的1比特被标签101A-N的所述相应集成电路用于错误监控或检错。本发明的一个实施例中，标签101A-N的所述相应集成电路每次检测单个比特反转或多个比特反转中的至少一个，累计所述错误并储存于标签101A-N的所述相应集成电路的储存器中。本发明的一个实施例中，连续更新所述计数以得到标签101A-N中对应的一个检测出的错误的总数。本发明的实施例中，保持两个独立的计数器，一个用于累计所述标签101A-N中对应一个标签的单个比特反转的错误，另一个用于累计所述标签中对应一个标签的多个比特反转的错误。本发明的一个实施例中，当检测到影响数据16比特中只有一比特的单个比特反转时，标签101A-N的所述对应集成电路执行纠错。本发明的一个实施例中，标签101A-N的所述对应集成电路每次检测到一个比特反转，提供所述计数、所述损坏的数据、所述损坏数据的警告、所述损坏数据被纠正的指示或所述纠正的数据中的至少一个通过信号111给所述读写器105。本发明的一个实施例中，当检测到影响数据16比特中有两个或多个比特的多个比特反转时，标签101A-N的所述对应集成电路不执行纠错。当标签101A-N的所述对应集成电路检测到所述比特反转影响数据16比特中有两个或多个比特时，提供所述计数、所述损坏的数据、所述损坏数据的警告通过信号111至所述读写器105。本发明的一个实施例中，当所述标签101A-N检测到影响所述16数据比特的单个比特反转或多个比特反转中至少一个时，所述相应的标签101A-N通过信号111通信所述检测到的错误、所述检测到错误的总数、制造数据、或TID中的至少一个至所述读写器105。本发明的一个实施例中，当所述标签101A-N检测到影响所述16数据比特的单个比特反转或多个比特反转中至少一个时，所述相应的标签101A-N通过信号111通信所述要求数据已损坏的警告至所述读写器105。在这个实施例中，所述读写器105的集成电路(未示出)用于进一步询问所述相应的标签101A-N并得到所述错误的计数、所述制造数据或所述TID中的至少一个。本发明的实施例中，所述读写器105提供：所述检测到的错误、所述检测到的错误的计数、所述制造数据或所述TID中的至少一个，至与设计或制作所述问题标签集成电路的实体相关的计算机系统109或数据处理系统109。本发明的一个实施例中，所述读写器105提供：关于所述检测到的错误、所述检测到的错误的计数、所述制造数据或所述TID中的至少一个的信息，通过网络接口117和网络107，至所述计算机系统109或数据处理装置109。本发明的一个实施例中，设计和制造标签101A-N的有缺陷的集成电路的实体，可使用所述信息定位一批和所述有缺陷的集成电路的晶圆体同一批制造的晶圆体，然后诊断或确定是否有设计或制造程序偏差。这样可以改善系统100中的所述集成电路的设计和制造。具体说明地，这样可以改善标签101A-N的所述集成电路的设计和制造。本发明的一个实施例中，所述标签101A-N包括储存数据的非易失性储存器，由于制造过程中的异常变动，所述非易失性储存器可以是有缺陷的。本发明的一个实施例中，所述标签101A-N的非易失性储存器被所述读写器105询问。本发明的一个实施例中，所述读写器105也储存数据在所述标签101A-N的非易失性储存器中。本发明的一个实施例中，所述非易失性储存器中的数据包括(1)可写入或读取一个或多个所述系统100用户的用户数据；(2)生产商写入的并通常对系统100用户没有用的制造数据。本发明的一个实施例中，标签101A-N的对应集成电路执行纠错以检测或纠正所述标签101A-N非易失性储存器中的比特反转。本发明的一个实施例中，当所述用户数据被写入所述标签101A-N非易失性储存器中或从所述标签101A-N非易失性储存器中读取时，标签101A-N的对应集成电路执行纠错。影响储存器(例如，非易失性储存器)的比特反转可以认为是有制造缺陷的迹象，所述制造缺陷是可以被分析的。本发明的一个实施例中，当比特反转(在用户数据中)发生时，所述相应的标签101A-N通知所述读写器105，然后所述读写器105询问所述标签101A-N，以读取所述相应标签的制造信息，并分析所述制造信息，以确定所述比特反转是否是制造缺陷导致的。本发明的一个实施例中，如果所述比特反转是制造缺陷导致的，所述读写器105分析所述制造信息来确定所述根源或定位所述制造缺陷。如此，所述标签101A-N的集成电路执行的所述纠错不仅用于纠正用户数据，还用于作为所述标签101A-N的制造稳定性的指示标。当检测到用户数据中任何错误(例如，比特反转)时，所述标签101A-N促使所述读写器105读取标签101A-N中对应的储存器制造数据。图2示出了本发明至少一个实施例的射频识别系统200的简图。图2中，所述系统200包括附加的细节内容，所述细节内容关于结合图1所述读写器105和所述标签101A-N的器件。参考系统200的所述读写器105，所述读写器105是处理系统，所述处理系统一般包括无线电227或射频模块227。本发明的一个实施例中，所述无线电或射频模块227包括至少一个一般射频识别器件，如一个或多个天线、一个或多个网络接口、一个或多个串行接口、一个或多个发送器、一个或多个接收器、一个或多个收发器、一个或多个开关、接收射频能量并反射或无线传送储存器237储存信息的电路，等等。本发明的一个实施例中，所述无线电或射频模块227包括一个或多个射频模块，每个所述射频模块包括印刷电路板(PrintedCircuitBoard,PCB)、发送或接收电路、天线和串行接口用于通信至所述集成电路或微型处理器233。本发明的一个实施例中，所述无线电或射频模块227包括发送器单元、接收器单元、天线、收发器单元或单片系统(System-On-a-Chip,SOC)单元中的至少一个。本发明的一个实施例中，在所述读写器105中，所述无线电或射频模块227(包括其相应的器件)连接输入输出控制器229。本发明的一个实施例中，所述读写器105通过无线电或者射频模块227连接至少一个天线113。虽然所述无线电或射频模块可包括一个或多个天线，为了更清楚地说明，图2只示出了所述天线113。举例，本发明的一个实施例中，所述无线电或射频模块227的接收器有属于其自身的天线，所述无线电或射频模块227的发送器有属于其自身的天线。本领域技术人员可知读写器105的所述发送器和所述接收器(或发送器)可以共用同一天线，所述同一天线提供控制所述天线上信号的接收/发送开关，所述接收/发送开关用于互相隔开接收器和发送器。所述读写器105的发送器和接收器可以与常规读写器中接收单元和发送单元相似。在北美，所述用于射频识别的接收器和发送器使用扩展频谱技术(例如，跳频)在大约915MHz(例如，902MHz-928MHz)频段上运行。在欧洲，所述频段大约为866MHz(例如，865.7MHz-867.7MHz)。其它地区已经留出用于运行的频段或正在留出用于运行频段的过程中，这些频段通常在200MHz至5GHz的大范围里。所述读写器105的发送器和接收器(或收发器)均连接所述输入输出控制器229，所述输入输出控制器229控制接收来自所述接收器的数据并从发送器传送数据，所述传送数据可能是命令。读写器的所述输入输出控制器229可以连接读写器105中的总线231，然后所述总线连接读写器105中的集成电路或微型处理器223、储存控制器235和读写器储存器237。本发明的一个实施例中，所述集成电路或微型处理器223包括所述储存控制器235或读写器储存器237中的至少一个。构成读写器105的所述处理系统有多种不同的应用方式。本发明的一个实施例中，所述集成电路或微型处理器233是可编写微型控制器，如8051微型控制器，或其它知名的微型控制器或微型处理器(例如，PowerPC微型处理器)。本发明的一个实施例中，所述储存器237包括用于储存数据和软件程序的易失性储存器(例如，动态随机储存器，“DynamicRandomAccessmemory,DRAMmemory”，等等)或非易失性储存器(例如，闪存、EEPROM，等等)中的至少一个。本发明的一个实施例中，所述读写器105包括接通所述储存器237的储存控制器235。本发明的一个实施例中，所述储存控制器235为储存存取模块，所述集成电路或微型处理器使用所述储存控制器235存取储存器237。本发明的一个实施例中，所述储存器237包含控制所述集成电路或微型处理器运行的程序，还包含标签处理中使用过的数据(例如，所述询问标签中，请求制造数据、请求TID、请求关于检测到的错误的数量的信息、要求关于一个或多个检测到的错误的信息、分析所述制造数据来确定制造缺陷的来源或位置，等等)。本发明的一个实施例中，所述储存器237包括使读写器105的所述微型处理器以所述合适的标签至读写器协议方案解码接收到的标签数据的计算机程序。所述读写器105还可以包括无线电或射频模块227中的网络接口、如以太网接口、通用总线接口或Wi-Fi接口(如IEEE802.11、802.11a、802.11b、802.16a，蓝牙、Proxim’sOpenAir、HomeRF、HiperLAN和其它)，所述网络接口使所述读写器与其它处理系统通过网络通信(图2中未示出，但是上文结合图1已述)，所述其它处理系统包括但不限于与所述标签101A-N或所述读写器105的设计者或制造者相关的计算机系统(图2中未示出，但是上文结合图1已述)。所述无线电或射频模块227的网络接口通常连接所述总线231，所述网络接口可以接收数据，如询问器中所述已识别的标签101A-N的名单、与标签101A-N相关的一个或多个错误消息和标签101A-N中一个或多个的所述TID，或从所述读写器的集成电路或微型处理器233或储存器237获得数据。系统200的所述标签101A-N中的每一个都是处理系统，所述处理系统的无线电或射频模块207通常包括接收器和发送器(或收发器227)。本发明的一个实施例中，所述无线电或射频模块207包括至少一个常用的射频识别器件，如一个或多个天线、一个或多个网络接口、一个活多个串行接口、一个或多个发送器、一个或多个接收器、一个或多个收发器、一个或多个开关、用于接收射频能量并且反射或无线传送储存在储存器223中信息的电路，等等。本发明的一个实施例中，所述无线电或射频模块207为射频模块，所述射频模块包括：用于与所述标签集成电路或微型处理器250通信的印刷电路板(PCB)、传送和接收电路、天线和串行接口。本发明的一个实施例中，所述无线电或射频模块207包括发送器模块、接收器模块、收发器模块或单片系统(System-On-a-Chip,SOC)模块中的至少一个。本发明的一个实施例中，标签101A-N中的每一个都包括输入输出控制器(图2中未示出)，所述输入输出控制器使所述无线电或射频模块207能够与所述集成电路或微型处理器250进行通信。本发明的一个实施例中，每一个所述标签101A-N连接至少一个对应的天线115A-N。虽然所述无线电或射频模块207可包括一个或多个天线，为了更清楚地说明，图2只示出了所述天线115A-N。举例，本发明的一个实施例中，所述无线电或射频模块207对应的接收器有属于其自身的天线115A-N，所述无线电或射频模块207的发送器有属于其自身的天线115A-N。本领域技术人员可知标签101A-N中的每一个的所述发送器和所述接收器(或发送器)可以共用同一天线，所述同一天线提供控制所述天线上信号的接收/发送开关，所述接收/发送开关用于互相隔开接收器和发送器。所述标签101A-N中的每一个的发送器和接收器可以与普通标签中接收单元和发送单元相似。在北美，所述用于射频识别的接收器和发送器使用扩展频谱技术(例如，跳频)在大约915MHz(例如，902MHz-928MHz)频段上运行。在欧洲，所述频段大约为866MHz(例如，865.7MHz-867.7MHz)。其它地区已经保留出用于运行的频段或正在保留用于运行频段，这些频段通常在200MHz至5GHz的大范围里。所述每个标签101A-N的每个发送器和接收器(或收发器)均连接所述输入输出控制器(未示出)，所述输入输出控制器控制接收来自所述接收器的数据并从发送器传送数据，所述传送数据可能是命令。标签101A-N中每一个的所述输入输出控制器(未示出)可以连接标签101A-N中每一个中的总线231，然后所述总线连接集成电路或微型处理器250。构成标签101A-N中每一个的所述处理系统有多种不同的实施方式。本发明的一个实施例中，所述集成电路或微型处理器250是可编写微型控制器，如8051微型控制器，或其它知名的微型控制器或微型处理器(例如，PowerPC微型处理器)。本发明的一个实施例中，所述标签101A-N中每一个都为超低成本(VeryLowCost,VLC)标签，所述超低成本标签包括至少所述天线115A-N和所述集成电路或微型处理器250。本发明的一个实施例中，所述集成电路或微型处理器250包括储存器223、整流器和电源211、解调器209、调制器213或处理块215中的至少一个。本发明的一个实施例中，所述集成电路或微型处理器250实现命令协议并存取储存器223中储存的数据225。本发明的一个实施例中，所述储存器223包括用于储存数据225、命令协议或软件程序的易失性储存器(例如，动态随机储存器，“DynamicRandomAccessmemory,DRAMmemory”，等等)或非易失性储存器(例如，闪存、EEPROM，等等)中至少一个。本发明的一个实施例中，储存器223的所述非易失性储存器为只读储存器。本发明的一个实施例中，所述储存器223只为非易失性储存器，所以即使当所述集成电路或微型处理器250的电路没有电能时，数据255可以保留，这常用于无源或半无源标签。本发明的一个实施例中，所述数据225被储存在所述储存器223中的非易失性储存器。本发明的一个实施例中，所述数据225包括制造数据、电子产品码(EPC)、标签或应答器标示符(TID)或用户编写信息中的至少一个。本发明的一个实施例中，标签101A-N之一的所述制造数据对于所述标签101A-N之一而言是唯一的，例如没有任何两个标签101A-N中的标签有完全一样的制造数据。本发明的一个实施例中，所述制造数据包括但不限于关于晶圆数的信息、关于所述标签制造者的信息、关于晶圆批数的信息、关于包括所述集成电路芯片的晶圆生产过程的信息或关于晶圆上芯片位置的信息。本发明一个实施例中，所述电子产品码为货物或产品的识别符，所述电子产品码上的标签基于由EPCglobal标签数据标准确定的一个或多个定义提供所述货物或产品的唯一识别符，所述EPCglobal标签数据标准为公开标准，可以从EPCglobal公司的网站下载获得。本发明的一个实施例中，所述标签101A-N的制造者编写所述TID。本发明的一个实施例中，标签101A-N中每个的所述TID是唯一的。本发明的一个实施例中，所述TID包括但不限于类别ID、光罩设计者ID、型号、XTID头码或序列码中的至少一个。本发明的一个实施例中，所述TID是唯一的，所述TID用于唯一识别标签101A-N中对应的一个或唯一识别所述识别标签101A-N中对应的一个所附的货物或物件。本发明的一个实施例中，所述用户编写信息为用户指定的数据，例如，所述标签101A-N购买者相关的数据。本发明的一个实施例中，所述标签101A-N购买者发送所述用户编写的信息。本发明的一个实施例中，所述存储器223包含至少下面四种非易失性存储器组的其中一个:(1)保留的储存器组；(2)EPC储存器组；(3)TID储存器组；或(4)用户储存器组。本发明的一个实施例中，所述保留的储存器组储存灭活口令和访问口令。所述灭活口令用于永久地使所述标签停止工作，而访问口令用于锁或解锁所述标签的读取和写入功能。本发明的一个实施例中，所述灭活口令和访问口令中的每一个至少有32比特。所述保留的储存器组可以被设置成当输入所述标签101A-N的特定口令正确时，可以被写入。本发明的一个实施例中，所述EPC储存器组储存EPC。本发明的一个实施例中，所述EPC储存器组有最少96比特可写内存。本发明的一个实施例中，所述标签101A-N中的至少一个可从用户储存器组转比特到所述EPC储存器组。本发明的一个实施例中，所述TID储存器组用于存储通常不变的TID。本发明的一个实施例中，分配32到64比特数至所述TID储存器组。本发明的一个实施例中，所述用户储存器组是用于储存额外数据或用户数据的延伸存储器组。本发明的一个实施例中，每个所述标签101A-N上，可写的用户储存器组的比特数是没有标准的。本发明的一个实施例中，所述用户储存器包含512比特到8千字节。本发明的一个实施例中，所述储存器223包括用于检错的效验和。本发明的一个实施例中，所述集成电路或微型处理器250包括整流器和电源(RPS)211。本发明的一个实施例中，以任何现知方式实现所述RPS211，来收集未处理的射频能量，所述射频能量通过天线115A-N或无线电/射频模块207中的至少一个接收。本发明的一个实施例中，RSP211包括至少一个整流器。本发明的实施例中，当RSP211通过天线115A-N或无线电/射频模块207中的至少一个接收射频能量时，所述RSP211产生用于集成电路或微型处理器250电路的直流电能。本发明的另一个实施例中，无论所接受到的射频波是否调制过，所述RSP211以此方式产生用于读写器至标签通话时段或标签至读写器通话时段或两者对话的直流电能。图2中，三个开箭头起始于RPS211终结于每个解调器209，调制器213和处理快215，所述开箭头指示了电能产生。可知，本发明的一个实施例中，所述RSP211用于给存储器223供电。为了简洁和清楚，在图2中不提供储存器223的开箭头。本发明的一个实施例中，所述集成电路或微型处理器250包括解调器209。本发明的一个实施例中，所述解调器209用于解调一个或多个信号111(例如，射频信号)，所述信号111是通过天线115A-N或无线电/射频模块207中的至少一个接收的。本发明的一个实施例中，所述无线电或射频模块207包括，例如，用于适当路由接收信号的一组节点。本发明的一个实施例中，无线电或射频模块207包括，例如，至少一个接收或传送开关用于转发接受信号。本发明的一个实施例中，以任何现知方式实现所述解调器209，例如，所述应用包括减弱阶段和放大阶段。本发明的一个实施例中，所述集成电路或微型处理器250包括调制器213。本发明的一个实施例中，一个或多个信号111包括一个或多个询问信号。本发明的一个实施例中，所述天线115A-N接收询问信号111然后反射所述询问信号111回所述读写器105以回应所述集成电路或微型处理器250的调制器213生成的调制信号。本发明的一个实施例中，所述调制器213用于调制处理块215生成的输出信号。本发明的一个实施例中，通过天线115A-N或无线电/射频模块207中的至少一个，传送所述调制的信号用于驱动天线115A-N或无线电/射频模块207中的至少一个上的负荷。所述调制器213可以以任何现知方式实现，所述实现方式包括但不限于减弱阶段和放大阶段。本发明的一个实施例中，解调器209和调制器213可被结合成单独的收发器电路。本发明的一个实施例中，调制器213包括反向散射发送器或有源发送器。本发明的一个实施例中，解调器209和调制器213为处理块的一部分。本发明的一个实施例中，所述集成电路或微型处理器250包括处理块215。以任何现知方式实现所述处理块215。例如，处理快215包括多个器件，如处理器、储存器、解码器、编码器等等。本发明的一个实施例中，处理快215包括储存控制器217和定序器219。所述储存控制器217和所述定序器219可经由计算机可执行命令在所述处理块215中实现。本发明的一个实施例中，所述定序器219包括计算机可执行命令221使集成电路或微型处理器250执行检错或纠错中的至少一个。本发明的一个实施例中，按照前文结合图1所述，所述计算机可执行命令221执行检错或纠错中的至少一个。本发明的一个实施例中，按照下文结合图3所述，所述计算机可执行命令221执行检错或纠错中的至少一个。图3示出了本发明至少一个实施例的使用图2所示的所述标签101A-N的集成电路或微型处理器250执行检错或纠错的执行的简图300。上文结合图2所述，为回应从读写器105接收到询问信号，标签的集成电路或微型处理器250应读写器105的请求，取得数据，并向所述读写器105提供数据。本发明的一个实施例中，所述标签的集成电路或微型处理器250通过请求所述存储控制器217，以读储存器223取得数据225的方式处理询问信号。本发明的一个实施例中，向存储器223请求数据225从所述储存控制器217通过输入信号301向所述定序器219请求数据225的16比特开始。所述输入信号还可指SQ_DI[15:0]。本发明的一个实施例中，所述数据的16比特包括所述EPC或用户编写信息中的至少一个。本发明的一个实施例中，所述定序器219提供所述输入信号301至检错和纠错(ECC)模块221，所述模块包括所述计算机可执行命令用于执行对所述请求的16比特数据进行纠错或检错中的至少一个。本发明的一个实施例中，所述储存控制器217使用输入控制信号313(SQ_STORE)向所述定序器219发出请求，所述定序器219中的ECC模块处理输入信号301，所述输入信号301处理后称为已处理的信号317A-B，所述已处理的信号317A-B用于储存所述数据225的16比特在储存器223。本发明的一个实施例中，所述已处理的信号317A-B包括下述两个部分：(1)处理的信号317A包括被请求的所述数据225的保留的16个数据比特；以及(2)处理的信号317B包括6个奇偶效验比特，所述ECC模块221生成并累计所述6个奇偶效验比特。本发明的一个实施例中，所述6个奇偶效验比特被所述ECC模块221用于对ECC模块221中的所述16比特进行纠错或检错中的至少一个。所述处理的信号317A-B本文中还被表示为NVM_DI[22:1]。所述处理的信号317A本文中还被表示为NVM_DI[16:1]。所述已处理的信号317B本文中还被表示为NVM_DI[22:17]。本发明的一个实施例中，回应接收到的处理的信号317A-B，所述储存器223提供返回信号319A-B至所述ECC模块221。本发明的一个实施例中，所述返回信号319A-B包括下述两个部分：(1)包括所述16个请求数据比特的返回信号319A；以及(2)包括所述6个奇偶效验比特的返回信号319B。所述返回信号319A-B在文中还被表示为NVM_DO[22:1]。所述返回信号319A在文中还被表示为NVM_DO[16:1]。所述返回信号319B在文中还被表示为NVM_DO[22:17]。本发明的一个实施例中，当所述ECC模块221接收到所述返回信号319A-B时，所述ECC模块221用所述6奇偶效验比特对所述数据225的16比特执行纠错和检错中的至少一个。本发明的一个实施例中，如果所述ECC模块221没有检测到任何的比特反转，所述ECC模块221提供包括所述数据225的16比特的输出信号303至所述储存控制器217，所述储存控制器217随后提供所述数据至图1或图2的所述读写器105。本发明的一个实施例中，所述输出信号303还可以表示为SQ_DO[15:0]。本发明的一个实施例中，当所述ECC模块221没有检测到错误时，所述SQ_DI[15:0]应该与SQ_DO[15:0]相同。本发明的一个实施例中，如果所述ECC模块221检测到储存器的16比特中有1位比特反转，所述ECC模块221用所述6奇偶效验比特纠正单个比特反转。纠正之后，所述ECC模块221提供包括所述数据225的16比特的输出信号303(即SQ_DO[15:0])至所述储存控制器217，所述储存控制器217随后提供所述数据至图1或图2的所述读写器105。本发明的一个实施例中，所述ECC模块221纠正所述单比特反转后，所述SQ_DI[15:0]应该与SQ_DO[15:0]相同。本发明的一个实施例中，如果所述ECC模块221检测到存储器的16比特中有多个比特反转，所述ECC模块221不用所述6奇偶效验比特纠正多个比特反转。所述ECC模块221提供所述16比特损坏版本至储存控制器作为输出信号303(即SQ_DO[15:0])。所述储存控制器随后提供所述损坏的数据至图1或图2中的所述读写器105。此外，本发明的一个实施例中，所述ECC模块221提供16比特中有多比特反转的警告至所述储存控制器，所述储存控制器提供所述数据至图1或图2的读写器105。本发明的一个实施例中，所述ECC模块221检测所述多比特反转后，所述SQ_DI[15:0]与SQ_DO[15:0]不相同。本发明的一个实施例中，当所述ECC模块221检测到单比特反转或多比特反转时，所述ECC模块221用至少两比特来累计每个所述被检测到的错误，并且通过输出信号305提供所述计数至图1或图2的所述读写器105。所述输出信号305可以被表示为SQ_STATUS[10:9]。本发明的一个实施例中，所述ECC模块221提供至少两个不同的计数，第一计数用于累计单比特反转，第二计数用于累计多比特反转。本发明的一个实施例中。所述计数等于3后，所述集成电路或微型处理器250生成上电复位(Power-On-Reset,POR)电路信号，所述上电复位电路信号在所述标签接收到电能时复位所述集成电路或微型处理器250的器件。所述POR电路生成所述POR信号，所述标签101A-N或所述标签的集成电路或微型处理器250中包括所述POR电路。本发明的一个实施例中，所述集成电路或微型处理器250可以关闭所述ECC模块221以至于不执行纠错和检错。本发明的一个实施例中，所述集成电路或微型处理器250提供关闭信号307通过所述储存控制器217至所述ECC模块221。发明的一个实施例中，所述关闭信号307包括至少两个比特，所述关闭信号307用于关闭所述ECC模块221的功能。所述关闭信号307本文中还被表示为SQ_ECC_READ_MODE[1:0]。当从储存器223储存或取回数据时，一种情况可能会发生，所述情况为当字节或码字的特定永久比特被从所述储存器223中抹去时，例如，他们的值从“1”变为“0”，任何尝试存取所述储存器223失败。本情况下，所述处理的信号317A(还被表示为NVM_DI[16:1])中编码的16数据比特中的一个或多个所述永久比特不会被写入所述储存器223的状况可以被避免，这是使用关闭信号307关闭所述ECC模块221可能有的好处。如果如此状况确实发生，所述处理的信号317A(还被表示为NVM_DI[16:1])中编码的16比特中的任一个将会被抹为“0”，并且之前存在所述永久比特中的数据将会永久的失去。为了避免这一情况，本发明的一个实施例中，所述集成电路或微型处理器250能关闭所述ECC模块221通过插入关闭信号307，所述关闭信号307无论所述储存器223何时被存取都有“不抹去”特征。本发明的一个实施例中，回应所述ECC模块221所受到的所述关闭信号，所述储存器223不储存所述处理的信号317A(还被表示为NVM_DI[16:1])中的被编写的所述16数据比特。所述储存器223把所述储存器223不储存所述处理的信号317A(还被表示为NVM_DI[16:1])中的被编写的所述16数据比特与相应的数据225中的16比特进行比较，并只使用数据225中的所述16数据比特。这样，所述关闭信号的“不抹去”特征加强了这些永久比特只能从“0”变为“1”反之不亦然的法则。所述伪码提供了编写所述标签以关闭ECC纠错或检错来避免不慎地损坏或删除一个或多个永久比特的实施例，编写或储存所述永久比特在储存器中，所述永久比特是从储存器223被请求的16数据比特的一部分。如下伪码1中，config_reg_upper[15:0]表示之前提到的永久比特，所述永久比特不会被抹去。DI[15:0]表示将存在所述标签储存器223中的数据。如果config_reg_upper[15:0]中的任意比特为“1”，通过布尔(Boolean)逻辑,DI[15:0]中的任意比特是“1”。这样，伪码1防止任意永久比特被从“1”变为“0”。伪码1:DI[15]＝config_req_upper[15]||(command_blockpermalock&&param_blockpermalock_mask_four[3])；DI[14]＝config_req_upper[14]||(command_blockpermalock&&param_blockpermalock_mask_four[2])；DI[13]＝config_req_upper[13]||(command_blockpermalock&&param_blockpermalock_mask_four[1])；DI[12]＝config_req_upper[12]||(command_blockpermalock&&param_blockpermalock_mask_four[0])；DI[11]＝config_req_upper[11]；DI[10]＝config_req_upper[10]；DI[9]＝config_req_upper[9]；DI[8]＝config_req_upper[8]；DI[7]＝config_req_upper[7]||((command_lock&&param_lock_payload[18]&&param_lock_payload[8]&&permalock_the_kill_password))||；DI[6]＝config_req_upper[6]||((command_lock&&param_lock_payload[14]&&param_lock_payload[4]&&permalock_the_epc_bank))||；DI[5]＝config_req_upper[5]||((command_lock&&param_lock_payload[16]&&param_lock_payload[6]&&permalock_the_access_password))||；DI[4]＝config_req_upper[4]||((command_lock&&param_lock_payload[10]&&param_lock_payload[0]&&permalock_the_user_bank))||；DI[3]＝config_req_upper[3]||((command_lock&&param_lock_payload[18]&&param_lock_payload[8]&&(！permalock_the_kill_password)))||comman_kill；DI[2]＝config_req_upper[2]||((command_lock&&param_lock_payload[14]&&param_lock_payload[4]&&(！permalock_the_epc_bank)))；DI[1]＝config_req_upper[1]||((command_lock&&param_lock_payload[16]&&param_lock_payload[6]&&(！permalock_the_access_password))；DI[0]＝config_req_upper[0]||((command_lock&&param_lock_payload[10]&&param_lock_payload[0]&&(！permalock_the_user_bank))||command_status.本发明的一个实施例中，所述集成电路或微型处理器250可以测试所述ECC模块221以确定是否在执行纠错或检错中的至少一个。本发明的一个实施例中，所述集成电路或微型处理器250通过储存控制器217提供测试信号309至所述ECC模块221。本发明的一个实施例中，所述测试信号309包括至少一个比特，所述比特可用于插入错误到所述输入信号301(还表示为SQ_DI[15:0])。所述测试信号309可以被表示SQ_ECC_WRITE_MODE[1:0]。每个输入信号311(还表示为SQ_RECALL_DONE)、输入信号313(还表示为SQ_STORE)和输入信号315(还表示为SQ_A)是储存器控制信号，所述储存器控制信号用于控制存入或读取每个储存控制器221、ECC模块221、定序器219和储存器223。表1提供使用所述关闭信号307(本文还表示为SQ_ECC_READ_MODE[1:0])和测试信号309(本文中还表示为SQ_ECC_WRITE_MODE[1:0])的过程的实施例。表1:图4示出了本发明至少一个实施例的使用图3所示的所述标签的至少一个器件来执行纠错或检错中至少一个的原理图400。图4中，示出了图3的所述ECC模块221的主要块。基于结合图3所述，结合图4提供下述阐述。具体说明地，下述阐述在图3的所述ECC模块221接收输入信号301(还表示为SQ_DI[15:0])后开始。本发明的一个实施例中，ECC模块的多路器441接收所述输入信号301(还表示为SQ_DI[15:0])，所述输入信号301有来自储存器的16比特的请求。所述多路器441接收所述输出信号319A的16数据比特，还被表示为NVM_DO16:1]。本发明的一个实施例中，所述多路器441使用控制信号409以选中不是所述输入信号301(还表示为SQ_DI[15:0])就是所述输出信号319A(还表示为NVM_DO[16:1])。如果从所述储存控制器217提供数据至储存器223，选中所述输入信号301(还表示为SQ_DI[15:0])。另一方面，如果从所述储存器223提供数据至所述储存控制器217，选中输出信号319A(还表示为NVM_DO16:1])。本发明的一个实施例中，储存(写入)周期中，基于所述输入信号301(还表示为SQ_DI[15:0])中编码的16位数据比特，生成6位写入奇偶效验比特。本发明的一个实施例中，所述6位写入奇偶效验比特与所述16数据比特一起写入储存器223作为所述处理的信号317A-B(还表示为NVM_DI[22:1])。下述伪码1提供基于输入信号301(还表示为SQ_DI[15:0])中编码的16数据比特(伪码2中表示为DI0-15)生成6位写入奇偶效验比特(伪码1中表示为DIP0-5)的实施例。伪码1:Write:DIP0iscomputedbasedonDI0-15DIP0＝DI0^DI1^DI3^DI5^DI7^DI9^DI11^DI13^DI15；DIP1＝DI0^DI2^DI3^DI6^DI7^DI10^DI11^DI14^DI15；DIP2＝DI0^DI4^DI5^DI6^DI7^DI12^DI13^DI14^DI15；DIP3＝DI0^DI8^DI9^DI10^DI11^DI12^DI13^DI14^DI15；DIP4＝DI1^DI2^DI3^DI4^DI5^DI6^DI7^DI8^DI9^DI10^DI11^DI12^DI13^DI14^DI15；andDIP5＝DI0^DI1^DI2^DI3^DI4^DI5^DI6^DI7^DI8^DI9^DI10^DI11^DI12^DI13^DI14^DI15^DIP0^DIP1^DIP2^DIP3^DIP4＝DI0^DI1^DI2^DI4^DI7^DI8^DI11^DI13^DI14.本文全文中，所述符号“^”表示逐位异或算符(Exclusive-OR,XOR)。伪码2中，使用性质DIx^DIx＝0简化所述6位奇偶效验比特。在列中，当有偶数项时，各项抵消，当有奇数项时，剩下所述相关的项。例如，在所述u0列，有5项。即DI0XOR5次，4项DI0抵消，剩下一项DI0。u1和u2是一样的，但是u3是不同，所述u3只有4项。本发明的一个实施例中，调回(读取)周期中，基于所述输出信号319A(还表示为NVM_DO[16:1])中编码的16位数据比特，生成6位读取奇偶效验比特。本发明的一个实施例中，所述ECC模块221读取所述6位读取奇偶效验比特与所述输出信号319A中编码的16位数据比特作为所述返回信号319A-B(还表示为NVM_DO[22:1])。下述伪码2提供基于输出信号319A(还表示为NVM_DO[16:1])中编码的16数据比特(伪码2中表示为DO0-15)生成6位读取奇偶效验比特(伪码2中表示为DOP0-5)的实施例。伪码2:Read:DOP0iscomputedbasedonDO0-15DOP0＝DO0^DO1^DO3^DO5^DO7^DO9^DO11^DO13^DO15；DOP1＝DO0^DO2^DO3^DO6^DO7^DO10^DO11^DO14^DO15；DOP2＝DO0^DO4^DO5^DO6^DO7^DO12^DO13^DO14^DO15；DOP3＝DO0^DO8^DO9^DO10^DO11^DO12^DO13^DO14^DO15；DOP4＝DO1^DO2^DO3^DO4^DO5^DO6^DO7^DO8^DO9^DO10^DO11^DO12^DO13^DO14^DO15；andDOP5＝DO0^DO1^DO2^DO3^DO4^DO5^DO6^DO7^DO8^DO9^DO10^DO11^DO12^DO13^DO14^DO15^DOP0^DOP1^DOP2^DOP3^DOP4＝DO0^DO1^DO2^DO4^DO7^DO8^DO11^DO13^DO14.本发明的一个实施例中，所述多路器441将所述输入信号301(还表示为SQ_DI[15:0])或所述输出信号319A(还表示为NVM_DO[16:1])中选中的一个传至第一奇偶效验比特生成模块411，所述第一奇偶效验比特生成模块411生成用于执行纠错和/或改错的6位读取或写入奇偶效验比特中的5位。本发明的一个实施例中，提供所述第一奇偶效验比特生成模块411的输出以及所述输入信号301(还表示为SQ_DI[15:0])或所述输出信号319A(表示为NVM_DO[16:1])中选中的一个并输入异或(Exclusive-OR，XOR)数字逻辑门。提供所述此异或数字逻辑门的输出至第二奇偶效验比特生成模块413。所述第二奇偶效验比特生成模块413生成用于执行纠错和/或改错的第六位读取或写入奇偶效验比特。表2提供(1)从所述输入信号301(还表示为SQ_DI[15:0])中编码的16数据比特中生成所述6位写入奇偶效验比特；且(2)结合所述6位写入奇偶效验比特和所述输入信号301(还表示为SQ_DI[15:0])中编码的16数据比特形成所述处理的信号317A-B(还表示为NVM_DI[22:1])中编码的22比特的一个实施例。表2:表2中每个效验比特为一行中相应的数据比特和所述写入奇偶效验比特形成的。在本发明的一个实施例中：(1).p0＝u15^u13^u11^u9^u7^u5^u3^u1^u0；(2).p1＝u15^u14^u11^u10^u7^u6^u3^u2^u0；(3).p2＝u15^u14^u13^u12^u7^u6^u5^u4^u0；(4).p3＝u15^u14^u13^u12^u11^u10^u9^u8^u0；(5).p4＝u15^u14^u13^u12^u11^u10^u9^u8^u7^u6^u5^u4^u3^u2^u1；以及(6).p5＝u15^u14^u13^u12^u11^u10^u9^u8^u7^u6^u5^u4^u3^u2^u1^u0^p4^p3^p2^p1^p0表2中，p5是所述输入信号301(还表示为SQ_DI[15:0])中编码的16数据比特的写入奇偶效验比特，也是其它所述5个写入奇偶效验比特的写入奇偶效验比特(例如，p1、p2、p3、p4)。本发明的一个实施例中，所述6位读取或写入奇偶效验比特被临时储存在储存模块417。本发明的一个实施例中，如果所述6位奇偶效验比特为写入奇偶效验比特，然后所述6位奇偶效验比特随后被储存在储存器223作为所述处理的信号317B(还表示为NVM_DI[22:17])。本发明的一个实施例中，如果所述6位奇偶效验比特为读取奇偶效验比特，然后所述6位奇偶效验比特随后被储存在储存器223作为所述返回信号319B(还表示为NVM_DO[22:17])。本发明的一个实施例中，所述输入信号301(还表示为SQ_DI[15:0])中编码的16比特被储存在储存器223作为处理的信号317A(还表示为NVM_DI[16:1])。本发明的一个实施例中，提供模块生成的所述5位读取或写入奇偶效验比特和所述返回信号319B(还表示为NVM_DO[22:17])的6位奇偶效验比特中5位作为异或数字逻辑门的输入。随后提供异或数字逻辑门的输出至第一故障比特生成模块423。本发明的一个实施例中，所述模块423用于生成6位故障比特中5位，所述ECC模块221使用所述故障比特来执行纠错或检错中的至少一个。如此处所用，故障比特用于确定或指出16比特中一个或多个比特反转的位置或数量。本发明的一个实施例中，提供所述模块413生成的第6位写入奇偶验证比特和所述返回信号319B(还表示为NVM_DO[22:17])的第6位读取奇偶验证比特作为异或数字逻辑门的输出。随后提供异或数字逻辑门的输出至第二故障比特生成器415。本发明的一个实施例中，所述模块415用于生成第6位故障比特，所述ECC模块221使用所述第6位故障比特来执行检错或纠错的中至少一个。本发明的一个实施例中，从所述输入信号301(还表示为SQ_DI[15:0])中编码的16比特中生成的6位写入奇偶效验比特和从所述输出信号319A(还表示为NVM_DO[16:1])中编码的16比特中生成的所述6位读取奇偶效验比特作为输入传至异或数字逻辑门。本发明的一个实施例中，这些异或数字逻辑门处理所述6位读取奇偶效验比特和所述6位写入奇偶效验比特以生成6位故障比特s5、s4、s3、s2、s1、s0。本发明的一个实施例中，所述6故障比特用于(1)所述16数据比特或所述6奇偶效验比特中检测单个或多个比特反转；(2)所述16数据比特或所述6奇偶效验比特中纠正单比特反转中至少一个。关于所述16数据比特中检测单比特反转，下述伪码3提供基于所述6位读取奇偶效验比特(伪码3中表示为DOP0-5)和所述6位写入奇偶效验比特(伪码3中表示为DIP0-5)，生成6故障比特(伪码3中表示为是s0-5)的一个实施例。所述6位读取奇偶效验比特(伪码3中表示为DOP0-5)和所述6位写入奇偶效验比特(伪码3中表示为DIP0-5)基于所述输出信号319A(还表示为NVM_DO[16:1])中编码的16数据比特、所述输入信号301(还表示为SQ_DI[15:0])中编码的16数据比特。伪码3:s0＝DIP0^DOP0＝(DI0^DO0)^(DI1^DO1)^(DI3^DO3)^(DI5^DO5)^(DI7^DO7)^(DI9^DO9)^(DI11^DO11)^(DI13^DO13)^(DI15^DO15)(equation1)s1＝DIP1^DOP1＝(DI0^DO0)^(DI2^DO2)^(DI3^DO3)^(DI6^DO6)^(DI7^DO7)^(DI10^DO10)^(DI11^DO11)^(DI14^DO14)^(DI15^DO15)(equation2)s2＝DIP2^DOP2＝(DI0^DO0)^(DI4^DO4)^(DI5^DO5)^(DI6^DO6)^(DI7^DO7)^(DI12^DO12)^(DI13^DO13)^(DI14^DO14)^(DI15^DO15)(equation3)s3＝DIP3^DOP3＝(DI0^DO0)^(DI8^DO8)^(DI9^DO9)^(DI10^DO10)^(DI11^DO11)^(DI12^DO12)^(DI13^DO13)^(DI14^DO14)^(DI15^DO15)(equation4)s4＝DIP4^DOP4＝(DI1^DO1)^(DI2^DO2)^(DI3^DO3)^(DI4^DO4)^(DI5^DO5)^(DI6^DO6)^(DI7^DO7)^(DI8^DO8)^(DI9^DO9)^(DI10^DO10)^(DI11^DO11)^(DI12^DO12)^(DI13^DO13)^(DI14^DO14)^(DI15^DO15)(equation5)s5＝DIP5^DOP5＝(DI0^DO0)^(DI1^DO1)^(DI2^DO2)^(DI4^DO4)^(DI7^DO7)^(DI8^DO8)^(DI11^DO11)^(DI13^DO13)^(DI14^DO14)(equation6)伪码3本发明的一个实施例中，所述6故障比特(还表示为s0-5)用于确定从图2储存器233请求的16数据比特的单比特反转。图4中，执行伪码3的所述步骤发生在模块425。然而，伪码3中，如果有错误，例如DIx不等于DOx,DIx^DOx＝1；不然DIx^DOx＝0。因此，伪码3的所述6故障比特可检测到所述输出信号319A(还表示为NVM_DO[16:1])中编码的16数据比特与所述输入信号301(还表示为SQ_DI[15:0])中编码的16数据比特(伪码3中表示为DI0-15)之间的不同。此外，所述16比特中不同比特上出错的每个单比特反转产生唯一对应的故障模式。这是由于布置所述奇偶效验比特生成结果的缘故。因此，伪码3的6故障比特能用于确定或指出所述单比特反转的位置。本发明的一个实施例中，一旦验证了所述单比特反转的位置，通过逆转或翻转所述错误的比特回到应有的值来纠错，所述逆转或翻转所述错误的比特是逆转所述输出信号319A(还表示NVM_DO[16:1])中编码的16数据比特(伪码3中表示为DI0-15)中出错的一个。下述表3a示出了用所述6故障比特(表3a中表示为s0-5)指出每个所述16数据比特的单比特反转的一个实施例。表3a:s5s4s3s2s1s0D15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0101111x110001x110010x010011x110100x010101x010110x110111x111000x011001x011010x111011x011100x111101x111110x011111x表3a中，所述二进制码字由所述6故障比特形成确定了16数据比特中所述单比特反转的确切位置。所述出错的比特在表3a中用“x”表示。本发明的一个实施例中，所述6故障比特临时被储存于储存模块419。本发明的一个实施例中，提供所述处理的信号319A(还表示为NVM_DO[16:1])和临时储存于模块419的6故障比特为模块425的输入。本发明的一个实施例中，所述6故障比特用于指出或确认在模块425的单比特反转。本发明的一个实施例中，逆变器逆变所述被指出的或被确定的单比特反转以反转损坏比特回到应有的值。这样，从储存器223发出的所述输出信号319A(还表示NVM_DO[16:1])中编码的16数据比特被纠正并提供作为所述输出信号303(还表示为SQ_DO[15:0])。本发明的一个实施例中，所述单比特反转纠正之后，所述输入信号(表示为SQ_DI[15:0])等于所述输出信号303(表示为SQ_DO[15:0])。本发明的一个实施例中，所述单比特反转纠正之后提供所述输出信号303(表示为SQ_DO[15:0])至读写器105。关于所述6奇偶效验比特中单比特反转的检测，下述伪码4提供基于所述6位读取奇偶效验比特(伪码4中表示为DOP0-5)和所述6位写入奇偶效验比特(伪码4中表示为DIP0-5)生成6故障比特(伪码4中表示为s0-5)的一个实施例。所述6位读取奇偶效验比特(伪码4中表示为DOP0-5)和所述6位写入奇偶效验比特(伪码4中表示为DIP0-5)是基于所述输出信号319A(表示为NVM_DO[16:1])中编码的16数据比特(伪码4中表示为DO0-15)，所述输入信号301(表示为SQ_DI[15:0])中编码的16数据比特(伪码4中表示为DI0-15)。伪码4:s0＝DIP0^DOP0(equation7)s1＝DIP1^DOP1(equation8)s2＝DIP2^DOP2(equation9)s3＝DIP3^DOP3(equation10)s4＝DIP4^DOP4(equation11)s5＝DIP5^DOP5(equation12)伪码4中，所述6读取奇偶效验比特(还表示为DOP0-5)是来自所述返回信号319B(本文中还表示为NVM_DO[22:17])。伪码4假设16数据比特中没有错误。在这个假设下，当16数据比特中没有错误时,所述伪码3中右手边的方程(1-6)应全部等于0。因为当x＝0,1,2…15时，DIx应等于DOx。当6位所述故障比特(还表示为s0-6)中一位不等于0时，用6位读取或写入奇偶效验比特将检测到错误(单比特反转)。这是因为当x＝0,1,2…15时，所述6位写入奇偶效验比特(表示为DIPx)中一位将不等于相应的所述6位读取奇偶效验比特(表示为DOPx)中一位。伪码4中方程7-12示出了如何执行所述6位写入奇偶效验比特(表示为DIPx)与所述6位读取奇偶效验比特(表示为DOPx)之间的比较。本发明的一个实施例中，当从图2的储存器223请求的16数据比特没有受到检测到的奇偶效验比特单比特反转错误影响时，不纠正检测到的读取或写入奇偶效验比特的单比特反转。下述表3b示出了使用所述6故障比特(表3b中表示为s0-5)指出每个6位读取或写入奇偶效验比特(表3b中表示为p0-5)中的单比特反转的实施例。表3b:s5s4s3s2s1s0p5p4p3p2p1p0000001x000010x000100x001000x010000x100000x表3b中，所述6故障比特形成的二进制码字确定6位读取或写入奇偶效验比特中所述单比特反转的确切位置。所述出错的比特在表3b中用“x”表示。下述表4示出了(1)使用所述6故障比特(表4中表示为s0-5)指出每个6位读取或写入奇偶效验比特(表4中表示为p0-5)中的单比特反转；(2)纠正所述检测到的16数据比特(表4中表示为u0-15)中的单比特反转的实施例。表4:表4指出标签的集成电路(例如，图1-4至少一幅中所述的一个或多个所述标签)如何整合来自标签储存器(例如，图1-4至少一幅中所述的一个或多个所述标签中的储存器)请求的所述16数据比特的单比特反转检测和纠正的实施例。本发明的一个实施例中，生成且临时储存在模块419的所述6故障比特还可被用于检测上文定义的多比特反转。本发明的一个实施例中，基于多比特反转(也称为多错误故障)不同于单比特反转(也称为单错误故障)的性质，图3所示的所述ECC模块221检测多比特反转。因此，图3所示的所述ECC模块221可明确地指出所给故障是由单比特反转引起的还是多比特反转引起的。为了简洁和清晰，本文用双比特反转(储存的字节或码字中有两个错误比特)作为多比特反转的例子。多比特反转还包括三位或更多比特反转。本文重点关注于双比特反转，因为影响字节或码字中3位或更多比特的比特反转，趋向于生成同单比特或双比特反转一样的6位故障比特。因此本发明的一个实施例中，图3的所述ECC模块221只指出了储存的字节或码字有3位或更多比特受比特反转影响，并没有明确指出受影响比特的具体数目。本发明的一个实施例中，图3所示的所述ECC模块221只是用6位故障比特中的5位(表示为s4-0)来指出单比特反转。本发明的一个实施例中，图3所示的所述ECC模块221忽略所述第6位故障比特(表示为s5)，因为所述第1位到第5位非零故障比特总是由单比特反转引起的，第6位故障比特可忽略。在本发明的另一个实施例中，基于此前的实施例，当双比特反转发生时，图3所示的所述ECC模块221仍将根据6位故障比特中的5位(表示为s4-0)纠正所述16数据比特。例如，码字“101111”在“0”所在比特上遭受单比特反转。在这第一个例子中，所述单比特反转将会被检测到并纠正，然后得到的码字将为“111111”。实例二，码字“001111”在“0”所在比特上遭受双比特反转。在这第二个例子中，如同单比特反转，至少有一位出错的比特将会被反转，然而因为所述双比特反转的缘故，这个纠正的数据将不会被认为是正确的。本发明的一个实施例中，图3所示的所述ECC模块221使用所有6位故障比特(表示为s5-0)来指出单比特反转和多比特反转(例如，双比特反转)。本实施例中，图3所示的所述ECC模块221只纠正检测到的单比特反转。基于所述之前的实施例的另一个实施例中，当双比特反转出现时，图3所示的所述ECC模块221将一起传送所述损坏的数据和损坏数据遭受多比特反转的指示。实例一，码字“101111”中“0”所在比特收到单比特反转。在实例一中，所述单比特反转将会被检测到并纠正，然后得到的码字将为“111111”。实例二，码字“001111”在“0”所在比特上遭受双比特反转。在这实例二中，出错的比特都不会被反转，所述损坏文件是不能从所述正确数据中被识别的，然而这个损坏的数据将和所述损坏数据遭受多比特反转的指示一起被传至读写器105。本发明的一个实施例中，多比特反转至少包括(1)多比特反转影响所述16数据比特；(2)多比特反转影响所述6位读取或写入奇偶效验比特；(3)单比特反转影响所述16数据比特且单比特反转影响所述6位读取或写入奇偶效验比特；(4)单比特反转影响所述16数据比特且多比特反转影响所述6位读取或写入奇偶效验比特；(5)多比特反转影响所述16数据比特且单比特反转影响所述6位读取或写入奇偶效验比特。例如，本发明的一个实施例中，双比特反转包括中(1)双比特反转影响所述16数据比特；(2)双比特反转影响所述6位读取或写入奇偶效验比特；或(2)双比特反转影响所述16数据比特且单比特反转影响所述6位读取或写入奇偶效验比特的一个。下述表5示出了(1)使用所述6故障比特(表5中表示为s0-5)指出在所述16数据比特(表5中表示为u[15:0])和所述6奇偶效验比特(表5中表示为u[21:16])中指出检测到多比特反转的一个实施例。表5中，所述受影响的比特在中括号中指出。例如，第二行中所述“(1,2)”指出16数据比特中的比特1和比特2收到双比特反转。表5:下述表6示出了(1)使用所述6故障比特(表6中表示为s0-5)指出每个所述16数据比特和所述6奇偶效验比特(表5中表示为u[21:0])中单比特反转和多比特反转；(2)纠正所述16数据比特(表5中表示为u[15:0])中的检测到的单比特反转和(3)忽略所述6奇偶效验比特(表5中表示为u[21:16])中的检测到的单比特反转的实施例。表6中，所述6奇偶效验码也被表示为p0-5。表6中，所述受影响的比特在中括号中指出。例如，第四行中所述“(1,2)”指出16数据比特中的比特1和比特2收到双比特反转。实例二中，第三行中所述“(17)或p1”指出6奇偶效验比特中第二比特检测到错误。表6:表6示出了标签(例如，图1-4中至少一幅所述的一个或多个标签)的集成电路如何结合来自标签储存器(例如，图1-4中至少一幅所述的一个或多个标签中的储存器)请求的所述输出信号319A-B(还表示为NVM_DO[22:1])中编码的所述16数据比特的单比特检测、单比特纠正和多比特检测的实施例。表6本发明的一个实施例中，由所述6故障比特(表示为s5-0)形成的特定的预定6比特码字用于指出或确定以下至少一个：(1)影响所述16数据比特的比特反转是否为单比特反转且是否能被纠正；(2)影响所述6位读取或写入奇偶效验比特的比特反转是否为单比特反转且是否将被忽略；(3)所述比特反转是否为多比特反转，如是多比特反转可发出所述损坏数据收到多比特反转的指示；(4)是否没有检测到错误。实例一，本发明的一个实施例中，表4示出了由所述6故障比特(表示为s5-0)形成的特定的预定6比特码字的列表指出(1)已纠正影响所述16数据比特的检测到的单比特反转；以及(2)已忽略检测到的影响所述6位读取或写入奇偶效验比特的单比特反转。实例二，本发明的一个实施例中，表5示出了由所述6故障比特(还表示为s5-0)形成的预定6比特码字的列表指出被检测到的多比特反转用于发出损坏数据遭受多比特反转的指示。实例三，本发明的一个实施例中，表6示出了由所述6故障比特(表示为s5-0)形成的下列每个预定6比特码字指出已检测到并纠正影响16数据比特的单比特反转：010011；010101；010110；011001；011010；011100；011111；101111；110001；110010；110100；110111；111000；111011；111101；以及111110。实例四，本发明的一个实施例中，表6示出了由所述6故障比特(表示为s5-0)形成的下列每个预定6比特码字指出已检测到并忽略影响6读取或写入奇偶效验比特的单比特反转：000001；000010；000100；001000；010000；以及100000。实例五，本发明的一个实施例中，表6示出了由所述6故障比特(表示为s5-0)形成的下列每个预定6比特码字指出检测到影响所述16数据比特和6位读取或写入奇偶效验比特的多比特反转，并发出所述损坏数据遭受多比特反转的指示：000011；000101；000110；000111；001001；001010；001011；001100；001101；001110；001111；010001；010010；010100；010111；011000；011011；011101；011110；100001；100010；100011；100100；100101；100110；100111；101000；101001；101010；101011；101100；101101；101110；110000；110011；110101；110110；111001；111010；111100；以及111111。实例六，本发明的一个实施例中，表6示出了由所述6故障比特(表示为s5-0)形成的下列每个预定6比特码字等于000000，即没有检测到错误。可知之前五个实例中所示的预定6比特码字仅仅是用来说明的。基于已知的创建固定长度码字技术，可指定所述预定6比特码字。关于图4，决定块427中，所述生成的6故障比特被验证以确定所述6故障比特中的任意一位是否等于0。所述6故障比特是基于从所述输入信号301(还表示为SQ_DI[15:0])中编码的16比特中生成的6位写入奇偶效验比特和从所述输出信号319A(还表示为NVM_DO[16:1])中编码的16比特中生成的所述6位读取奇偶效验比特的逐位异或操作。本发明的一个实施例中，如块437所示，如果决定块427检测到所述6故障比特中的每一个都等于0，所述决定块427确定没有检测到错误。本发明的一个实施例中，提供所述块437的决定至所述读写器105。使用上文中一个或多个实施例结合图1、2、3或4中的至少一幅来执行所述检测。本发明的一个实施例中，如果所述决定块427确定所述6故障比特中任何一个不等于0，所述决定块427提供所述6故障比特至决定块429。本发明的一个实施例中，所述决定块429确定所述错误是单比特反转(单个错误故障)还是多比特反转(多个错误故障)。使用上文中一个或多个实施例结合图1、2、3或4中的至少一幅来执行所述检测。本发明的一个实施例中，决定块429中，如果确定所述6故障比特(还表示为s0-5)形成的一个预定6比特码字是用于指出检测到单比特反转的，如块435所示，得出检测到单比特反转的决定。本发明的一个实施例中，用于指出检测到单比特反转的所述预定6比特码字为：000001；000010；000100；001000；010000；010011；010101；010110；011001；011010；011100；011111；100000；101111；110001；110010；110100；110111；111000；111011；111101；以及111110。块429的另一个实施例中，如果确定所述6故障比特(表示为s0-5)形成一个预定6比特码字是用于指出检测到多比特反转的，如块433所示，得出检测到多比特反转的决定。为了简洁，块429的实施例在图4中未示出。本发明的一个实施例中，提供所述块435的决定至所述读写器105。本发明的一个实施例中，如上结合伪码、图表或所述模块425中至少一个纠正所述检测到的单比特反转。本发明的一个实施例中，决定块429中，如果确定所述6位奇偶效验比特中的多位比特遭受单比特反转，如块433所示，得出检测到多比特反转的决定。本发明的一个实施例中，提供所述块433的决定至所述读写器105。使用上文中一个或多个实施例结合图1、2、3或4中的至少一幅来执行所述检测。图5示出了本发明至少一个实施例的对从标签的储存器中得到的数据执行检错或纠错中至少一个的过程500的流程图。本发明的一个实施中，使用图1-4中至少一幅描述的所述标签101A-N中的一个执行过程500。过程500由步骤502开始。本发明的一个实施例中，执行流程500的标签接收信号，所述信号用于触发所述标签的激活(如果所述标签是无源或半无源标签)或所述标签的询问(如果所述标签是无源、半无源或有源标签)中的至少一个。本发明的一个实施例中，所述标签按照结合图1-4中至少一幅提供的描述中的至少一种激活所述标签。本发明的一个实施例中，所述标签按照结合图1-4中至少一幅提供的描述中的至少一种询问所述标签。本发明的一个实施例中，如现有技术所知激活所述标签。本发明的一个实施例中，如现有技术所知询问所述标签。本发明的一个实施例中，所述标签应用过程500，所述过程500用于对所述标签储存器中储存的数据执行检错或纠错中至少一个。本发明的一个实施例中，按照结合图1-4中至少一幅提供的描述中的至少一种，执行检错或纠错中至少一个。本发明的一个实施例中，块504中，所述标签检测一个或多个所述标签储存器中储存数据的比特上的错误，所述检测在所属标签被激活或询问后执行。本发明的一个实施例中，所述标签应用过程500，所述过程500用于检测所述标签储存器中储存数据上单比特反转或多比特反转其中之一。本发明的一个实施例中，按照结合图1-4中至少一幅提供的描述中的至少一种，执行检错或纠错中至少一个。本发明的一个实施例中，块506中，所述标签累计每个检测到的错误。本发明的一个实施例中，所述累计的错误作为计数储存在所述标签储存器中。本发明的一个实施例中，所述计数包括所述标签的检测到错误的总数、所述标签的单比特反转的总数或所述标签的多比特反转的总数中的至少一个。本发明的一个实施例中，所述计数是连续更新的。本发明的一个实施例中，所述标签应用用于累计所述检测到的错误的过程500按照结合图1-4中至少一幅提供的描述中的至少一种。本发明的一个实施例中，块508中，所述标签纠正所述检测到的错误。本发明的一个实施例中，只有当所述储存数据的预定比特数有错时，纠正所述检测到的错误。本发明的一个实施例中，所述标签应用用于纠正所述检测到的错误的过程500按照结合图1-4中至少一幅提供的描述中的至少一种。本发明的一个实施例中，步骤510中，所述标签传送所述计数、所述损坏的数据、所述损坏数据的警告、已纠正所述损坏数据的指示或回应检错或纠错的纠正的数据中的至少一个。本发明的一个实施例中，所述标签应用过程500按照结合图1-4中至少一幅提供的描述中的至少一种，所述过程500用于传送所述计数、所述损坏的数据、所述损坏数据的警告、已纠正所述损坏数据的指示或回应检错或纠错的纠正的数据中的至少一个。图6示出了本发明至少一个实施例的包括读写器的执行检错或纠错中至少一个的过程600的流程图。本发明的一个实施例中，使用图1-4至少一幅所述的读写器105执行过程600。过程600由步骤602开始。本发明的一个实施例中，执行过程600的读写器传输信号用于触发所述标签的激活(如果所述标签是无源或半无源标签)或所述标签的询问(如果所述标签是无源、半无源或有源标签)中的至少一个。本发明的一个实施例中，所述标签按照结合图1-4中至少一幅提供的描述中的至少一种激活所述标签。本发明的一个实施例中，所述标签按照结合图1-4中至少一幅提供的描述中的至少一种询问所述标签。本发明的一个实施例中，如现有技术所知激活所述标签。本发明的一个实施例中，如现有技术所知询问所述标签。本发明的一个实施例中，所述读写器激活或询问的所述标签应用过程600，所述过程600用于对所述标签储存器中储存的数据执行检错或纠错中至少一个。本发明的一个实施例中，按照结合图1-4中至少一幅提供的描述中的至少一种，执行检错或纠错中至少一个。本发明的一个实施例中，步骤604中，所述读写器接收信号，所述信号包括关于所述标签检测到或纠正的单比特反转或多比特反转至少其中之一的信息。本发明的一个实施例中，所述标签发送所述信号。本发明的一个实施例中，所述信号还包括所述标签的TID、所述标签的制造数据、所述标签的检测到的错误的总数、所述标签的检测到的单比特反转的总数、所述标签的检测到的多比特反转的总数、所述损坏的数据、所述损坏数据的警告、所述损坏数据被纠正的指示或所述纠正的数据，等等中至少一个。本发明的一个实施例中，所述读写器应用过程600，所述过程600用于按照结合图1-4中至少一幅提供的描述中的至少一种，从所述标签接收信息。本发明的一个实施例中，步骤606中，所述读写器传送至少一些接收到的信息至设计或制造所述标签的实体。本发明的一个实施例中，传送所述接收到的信息至与使用网络和/或网络接口的实体相关的计算机系统或处理设备。本发明的一个实施例中，所述读写器应用过程600，所述过程600用于按照结合图1-4中至少一幅提供的描述中的至少一种，传送至少一些从标签接收到的信息至设计或制造所述标签的实体。本发明的一个实施例中，可选步骤608中，所述读写器可传送信号至所述标签以向标签询问具体的信息。举例，本发明的一个实施例中，如果所述标签的TID或所述标签的制造数据没有在步骤604中提供给所述读写器，在步骤608中，所述读写器可发送一个或多个询问信号以请求所述TID码或制造数据中至少一个。本发明的一个实施例中，用计算机程序设置所述读写器中的处理装置使所述读写器能向所述标签询问具体的信息。本发明的一个实施例中，可选步骤610，所述读写器可分析所述制造数据已确定所述错误(例如，比特反转)是否由制造缺陷导致。本发明的一个实施例中，如果所述错误(例如，比特反转)是由制造缺陷导致，如可选步骤612所示，所述读写器进一步分析制造数据以确定所述制造缺陷的根源和位置。这样，所述标签的集成电路执行的纠错用于作为所述标签制造稳定性的指示标。这个指示是当任何储存的数据(例如，用户数据或制造数据)中的错误(例如，比特反转)被检测到时，所述标签提供信息至图6的所述读写器的结果，所述信息包括储存在所述标签里的制造数据。图7示出了本发明的至少一个实施例的典型标签700的简图。所述典型标签700包括天线705，接收器或发送器703，以及处理系统711以及可选电源707(取决于所述标签是无源，半无源或有源标签)。所述标签700是数据处理系统。本发明的一个是实施例中，所述处理系统711包括一个或多个微型处理器。本发明的一个实施例中，所述处理系统711可以是单片集成电路。本发明的一个实施例中，图1-5中至少一幅描述的方法和技术中的至少一种被实施于储存在储存器703中的数据或程序且所述标签700执行所述数据或程序。本发明的一个实施例中，所述储存器701包括非易失性储存器或易失性储存器中的至少一个。本发明的一个实施例中，所述储存器701只包括非易失性储存器。所述标签700还包括一个或多个无线收发器703或射频模块703以与另一个数据处理系统通信。所述无线收发器可以是用于有源射频识别网络的射频收发器。在上文中结合图2定义了射频模块。天线系统705连接所述无线收发器或射频模块703。此外，所述标签可以可选地包括电源707。所述电源可以是内装式电池或可替换电池。本发明的一个实施例中，所述电源707可以基于太阳能或由外部能源驱动。可知，在本发明至少一个实施例中，附加器件(未示出)也可以是所属标签的一部分。此外，可知，在本发明至少一个实施例中，所述数据处理系统700也可以使用比图7所示中更少的器件。图8示出了本发明的至少一个实施例的典型读写器800的简图。所述读写器800是数据处理系统的实例使用于本发明一个或多个实施例中。举例，所述读写器800可应用作为图1所示系统的一部分。虽然图8示出了计算机系统中多种器件，但是并不倾向于表示任何特定的连接所述器件的架构或习惯因为这些细节与所述实施例没有密切的关系。可知，有更少或也许更多器件的网络计算机和其它数据处理系统也会用于本发明所述实施例中。如图8所示，所述读写器800是数据处理系统的一种，包括总线803连接集成电路805或微型处理器805、只读储存器(ReadOnlyMemory,ROM)807、易失性随机存取存储器(RandomAccessMemory,RAM)809以及非易失性储存器811。所述集成电路或微型处理器805从所述储存器807、809、811取得命令并运行所述命令以执行上述步骤。所述总线803将各种不同器件连接在一起且连接器件805、807、809和811至显示控制器和显示装置813以及外部设备，如输入输出设备815包括鼠标、键盘、调制解码器、网络端口、打印机以及其它设备，以上设备是
技术领域：
内熟知的。典型地，所述输入或输出设备815通过输入输出控制器连接所述系统。所述易失性RAM809被通常应用为动态RAM(DynamicRAM,DRAM),所述动态RAM要求连续供电以刷新或保持所述储存器中的数据。此外，一个或多个无线收发器或射频模块809连接总线803以提供无线网络的接口。所述无线收发器819可以是射频收发器(例如，射频识别无线网络的射频收发器)或基于无线网络的IEEE802的Wi-Fi收发器。收发器819连接天线系统821。射频模块在上文结合图2所述了。所述大容量储存器811通常是磁盘或磁光驱或光驱或DVDRAM或闪存或其它类型的储存设备用于即使所述系统无电能时储存数据(例如，大量数据)。典型地，虽然不是必须的，所述大容量储存器811可以是RAM。虽然图8示出了所述大容量储存器811是本地设备直接连接其他数据处理系统中的器件，但是本发明的实施例可以利用远离系统的非易失性储存器，如通过网络接口连接所述数据处理系统的网络储存设备，所述网络接口如调制解码器或以太网接口或无线网络接口。所述总线803包括通过业内通知的各种桥、控制器和/或适配器互相连接的一个或多个总线。上述部分可应用于逻辑电路如专用逻辑电路或微型处理器或其它执行程序码命令的处理核心。本文所述的过程可以用程序码，如机器可执行命令，执行，机器执行所述机器可执行命令以运行特定功能。本文中，所述机器可将中间形式(或“抽象”)命令转换为处理器特定命令(例如，抽象执行环境，如虚拟机，例如JavaVirtualMachine、解读器、通用语言运行系统、高级语言虚拟机，等等)和/或半导体芯片上的电子电路(应用晶体管的“逻辑电路”)，所述芯片设计用于执行命令，所述芯片如一般用途处理器和/或特定用途处理器。上文所述的处理器(机器备选的或与机器组合的)也可以是通过电子电路设计的用于在没有执行程序代码的情况下运行程序(或一部分程序)。制造工艺应用于储存程序代码。储存程序代码的制造工艺包括但不限于一个或多个储存器(例如，一个或多个闪存、RAM(静态的、动态的或其它))、光盘、CD-ROMs、DVD-ROMs、EPROMs、EEPROMs、磁卡或光卡或其它类型适合储存电子命令的机器可读媒介。程序代码可以从远端计算机(如，服务器)下载至请求的计算机(如，用户)通过在传输媒介(如，通过通信连接(如，网络连接))中传输信号的方式。前文中，通过计算机储存器中数据比特运行的算法和象征性表示进行阐述。这些算法的描述和表示作为工具用于使信号处理领域内的技术人员最有效地向其他本领域技术人员传达他们技术的实质。算法通常指想出的能运行出理想的结果的的自我一致的序列。所述运行需要物理控制和物理量。通常，虽然不是必要的，这些量以电信号或磁信号的形式被储存、传输、结合、比较或其它操作。有时这样已证明是便利的，主要为了普通使用的原因，把这些信号称为比特、值、元素、符号、字符、项、数字或其它相似的。所有的这些及相似项是与相应的物理量有关的并且仅仅是应用在这些物理量上简便标签。除非特别之处，不然如前文，可知通篇使用的词如“处理”或“计算”或“算数”或“确定”或“显示”或其它相似的，指向计算机系统或相似电子计算装置的操作和运行，所述计算机系统或相似电子计算装置的操作和运行控制和转换数据为其它数据，所述数据表示为所述计算机系统寄存器和储存器中的物理(电子)量的数据，所述其它数据表示为所述计算机系统寄存器或储存器或其它如信息储存、传输或显示装置中的物理量的数据。本文至少有一个实施例与执行本文所述步骤的装置有关。这个装置可以是为专门目的所构造的，或所述装置可以包括普通计算机，所述计算机通过储存在所述计算机内的计算机程序被有选择地激活或重置。所述计算机程序储存于计算机的计算机可读储存媒介中，例如但不限于任何类型的盘，如软盘、光盘、CD-ROMs、以及磁光盘、ROMs、RAMs、EPROMs、EEPROMs、磁卡或光卡或适合储存电子命令的任何类型媒介，并且每个都连接计算机总线。本文所述过程和展示不和任何特定的计算机或其它装置有关。多种通用的系统均可使用按照本文所述的程序，或可能会更简单的是构造特定的装置来执行所述步骤。所述各种特定的装置的必要结构在本文所述中可找到根据。此外，本文的实施例不参考任何特定编程语言。可知，各种编程语言都可以应用于本发明的实施例。本文仅仅阐述本发明的一些实施例。专业领域内的技术人员会从阐述，附图和权利要求中意识到在不脱离本发明的精神和范围内，均可作各种更动与修改。当前第1页1 2 3