用于高速通信的传送器件以及接口电路和包括它们的系统的制作方法

本申请要求2015年8月31日提交给韩国知识产权局的申请号为10-2015-0122951的韩国专利申请的优先权，其全部内容通过引用其整体合并于此。

技术领域

各个实施例总体而言涉及半导体系统，而更具体而言涉及用于高速通信的传送器件以及接口电路和包括它们的系统。

背景技术：

个人用途的电子产品诸如个人计算器、平板PC、膝上型计算机和智能电话，可以用各种电子部件配置。电子产品内的两个不同的电子部件可以以高速通信以在短时间内处理大量的数据。电子部件一般可以经由接口电路通信。电子部件可以使用各种方案来通信，其中串行通信方案就是一个例子。

随着电子部件的性能改善，非常需要一种通信方案能增加带宽和降低功耗。为了满足这种需要，在本领域需要各种新的串行通信方案。

技术实现要素：

在一个实施例中，一种传送器件可以包括：逻辑电路，配置成产生控制符号；编码器，配置成基于控制符号来改变导线状态的信息，以及产生传送控制信号；时序传送控制器，配置成基于传送控制信号来产生驱动控制信号，并且通过比较之前输入的传送控制信号与当前输入的传送控制信号来控制驱动控制信号的产生时序；以及传送驱动器，配置成响应于驱动控制信号来将多个导线中的每个驱动到多电平之中的一个电平。

在一个实施例中，一种传送器件可以包括：传送驱动器，配置成响应于多个驱动控制信号来将多个导线每个驱动到高电平、中电平和低电平中的一种；时序传送控制器，配置成：产生所述多个驱动控制信号以改变所述多个导线的电平，以及根据所述多个导线要被驱动到的电平来改变所述多个驱动控制信号的产生时间。

附图说明

图1是说明根据一个实施例的系统的示例性配置的代表的图。

图2是说明根据一个实施例的系统的示例性配置和操作的代表的图。

图3是说明包括电子部件的示例性系统的代表的图，电子部件使用参照图1和图2描述的平衡码多电平信号传送方案。

图4是说明根据一个实施例的传送器件的示例性配置的代表的图。

图5是说明图4所示的第一传送驱动器的示例性配置的代表的图。

图6包括根据一个实施例的帮助解释基于控制符号的导线状态变化的表格和状态图的例子的代表。

图7是说明图4所示的第一编码器的示例性配置的代表的图。

图8是说明图7所示的旋转寄存器的示例性配置的代表的图。

图9是说明图8所示的第一旋转电路的示例性配置的代表的图。

图10是说明图7所示的反相寄存器的示例性配置的代表的图。

图11是说明图10所示的第一反相电路的示例性配置的代表的图。

图12是说明图5所示的第一传送控制器的示例性配置的代表的图。

图13是说明图12所示的上控制器和下控制器的详细示例性配置的代表的图。

图14是说明图13所示的上预加强缓冲器的示例性配置的代表的图。

图15是说明图13所示的下预加强缓冲器的示例性配置的代表的图。

图16是帮助解释根据一个实施例的传送器件的操作的示例图的代表。

图17是说明根据一个实施例的传送器件的示例性配置和操作的代表的图。

图18是说明根据一个实施例的传送器件的示例性配置的代表的图。

图19是说明由图4所示的传送器件和图18所示的传送器件驱动导线的波形的例子的代表的图。

图20是说明图18所示的第一时序传送控制器的示例性配置的代表的图。

图21是说明图20所示的时序控制信号发生器的示例性配置的代表的图。

图22A至图22C是说明图20所示的第一时序控制电路的示例性配置的代表的图。

图23是说明根据一个实施例的驱动到各种电平的第一导线的示例性波形的代表的时序图。

具体实施方式

各个实施例涉及一种传送器件，所述传送器件在通过传送平衡码多电平符号而通信的系统中能根据传送的数据和/或符号来改变导线状态。

在下文，将经由实施例的各个实例参照附图描述用于高速通信的传送器件以及接口电路和包括它们的系统。

参见图1，根据一个实施例的系统1可以包括第一器件110和第二器件120。第一器件110可以代表传送数据的部件，以及第二器件120可以代表接收从第一器件110传送的数据的部件。例如，系统1可以包括主器件和从器件。当数据从主器件传送到从器件时，主器件可以是第一器件110，而从器件可以是第二器件120。相反地，当数据从从器件传送到主器件时，主器件可以是第二器件120，而从器件可以是第一器件110。

主器件可以是诸如处理器的主机设备，且处理器可以包括中央处理单元(CPU)、图像处理单元(GPU)、多媒体处理器(MMP)或数字信号处理器(DSP)。可以通过组合具有各种功能的处理器芯片(诸如应用处理器)而以系统级芯片(SoC)的形式来实现主器件。从器件可以是存储器，以及存储器可以包括易失性存储器或非易失性存储器。易失性存储器可以包括例如但不限于，SRAM(静态RAM)、DRAM(动态RAM)或SDRAM(同步DRAM)。非易失性存储器可以包括ROM(只读存储器)、PROM(可编程ROM)、EEPROM(电可擦除且可编程ROM)、EPROM(电可编程ROM)、快闪存储器、PRAM(相变RAM)、MRAM(磁RAM)、RRAM(电阻式RAM)或FRAM(铁电RAM)。

第一器件110和第二器件120可以通过经由至少一个信号传送线组而彼此电耦接来形成链接。第一器件110和第二器件120可以经由至少一个信号传送线组来用平衡码多电平信号传送方案通信。至少一个信号传送线组可以包括多个信号传送线。例如，在第一器件110和第二器件120使用n电平(相位或状态)信号传送方案的情况下，形成一个信号传送线组的信号传送线的数量可以等于或大于n。第一器件110和第二器件120可以经由多个信号传送线组来电耦接。参见图1，第一器件110和第二器件120可以经由第一信号传送线组131和第二信号传送线组132来电耦接，以及第一信号传送线组131和第二信号传送线组132中的每个可以包括至少n个信号传送线。

第一器件110和第二器件120可以分别包括接口电路111和121。接口电路111和121可以是用于在第一器件110与第二器件120之间的通信的物理层。第一器件110的接口电路111可以将多个数据变换为n电平符号，以及经由信号传送线组131和132传送n电平符号到第二器件120。n电平符号可以用平衡码配置。第二器件120的接口电路121可以接收经由信号传送线组131和132传送的n电平符号，以及将n电平符号恢复成所述多个数据。例如，当多个数据是m个比特位时，第一器件110的接口电路111可以将m比特位的数据变换成多个n电平的符号，以及经由信号传送线来顺序地串行传送多个n电平符号。第二器件120的接口电路121可以顺序地接收多个n电平符号，以及基于多个n电平符号来恢复m比特位数据。当第一器件110和第二器件120包括多个信号传送线组时，与信号传送线组的数量*n电平符号相对应的信息可以同时传送。

在一个实施例，一个n电平符号可以不用平衡码配置，而多个n电平符号可以用平衡码配置。也就是说，多个n电平符号整体可以成为平衡码。因此，即使每个符号不由平衡码配置，但是当多个n电平符号经由信号传送线组131和132传送时，可以实施平衡码多电平信号传送。

图2是说明根据一个实施例的系统2的示例性配置和操作的代表的图。参见图2，根据一个实施例的系统2可以包括主器件210和从器件220。主器件210和从器件220可以配置一个链接。主器件210和从器件220可以经由子链接来通信。例如，主器件210和从器件220可以分别包括高速通信的接口电路。主器件210和从器件220可以经由信号传送线耦接，以及可以经由信号传送线和接口电路交换信号。

根据一个实施例的系统2可以采用平衡码多电平信号传送方案通信。主器件210和从器件220可以经由导线总线耦接。导线总线可以包括多个导线组，以及每个导线组可以包括多个导线。例如，导线总线可以是3导线总线，以及每个导线组可以包括3个导线。每个导线组的3个导线可以驱动到与要从主器件210传送到从器件220或者从从器件220传送到主器件210的符号相对应的电压电平。每个导线组的3个导线可以驱动到高电平、中电平和低电平以传送符号。例如，高电平可以是与3/4V相对应的电压电平，中电平可以是与1/2V相对应的电压电平，以及低电平可以是与1/4V相对应的电压电平。

参见图2，主器件210可以包括编码器211和传送器212。编码器211和传送器212可以是用于平衡码多电平信号传送的接口电路。编码器211可以将数据D<0:n>编码为多个多电平符号。编码器211可以是将16比特位数据变换为7个多电平符号的16:7映射器。传送器212可以接收从编码器211输出的多个多电平符号。传送器212可以根据多电平符号来改变3导线总线的电压电平或状态。多电平符号可以是，例如，3电平符号，以及每个符号可以包括3个相位。3电平符号可以包括第一至第六符号。第一至第六符 号可以分别指6个导线状态。第一至第六符号可以定义为+x、-x、+y、-y、+z和-z。第一符号+x可以具有相位1、0、0，第二符号-x可以具有相位0、1、1，第三符号+y可以具有相位0、1、0，第四符号-y可以具有相位1、0、1，第五符号+z可以具有相位0、0、1，第六符号-z可以具有相位1、1、0。因为传送器212应当根据多电平符号改变3导线总线的电压电平或状态，所以传送器112可以使用具有不同于0、0、0或1、1、1的相位的符号。

为了传送第一符号+x，传送器212可以将3导线A、B和C的状态分别改变为高电平3/4V、低电平1/4V和中电平1/2V。为了传送第二符号-x，传送器212可以将3导线A、B和C的状态分别改变为低电平1/4V、高电平3/4V、和中电平1/2V。为了传送第三符号+y，传送器212可以将3导线A、B和C的状态分别改变为中电平1/2V、高电平3/4V、和低电平1/4V。为了传送第四符号-y，传送器212可以将3导线A、B和C的状态分别改变为中电平1/2V、低电平1/4V、和高电平3/4V。为了传送第五符号+z，传送器212可以将3导线A、B和C的状态分别改变为低电平1/4V、中电平1/2V、和高电平3/4V。为了传送第六符号-z，传送器212可以将3导线A、B和C的状态分别改变为高电平3/4V、中电平1/2V、和低电平1/4V。

从器件220可以包括接收器221和解码器222。接收器221和解码器222可以是用于平衡码多电平信号接收的接口电路。接收器221可以与3导线总线耦接，以及可以根据3导线总线的电压电平来接收多个多电平符号。尽管未示出，接收器221可以包括与3个导线相对应的3个差分缓冲器。3个差分缓冲器可以与3个导线A、B和C中的至少两个耦接。例如，第一差分缓冲器可以通过将第一导线和第二导线的电压电平差A-B差分放大来输出第一相位的多电平符号，第二差分缓冲器可以通过将第二导线和第三导线的电压电平差B-C差分放大来输出第二相位的多电平符号，以及第三差分缓冲器可以通过将第三导线和第一导线的电压电平差C-A差分放大来产生第三相位的多电平符号。因此，接收器221可以根据3导线总线的状态或电压电平来输出与经由传送器212传送的多电平符号相同的多电平符号。

例如，当传送第一符号+x时，第一导线A的电压电平可以是3/4V，第二导线B的电压电平可以是1/4V，以及第三导线C的电压电平可以是1/2V。接收器221可以通过将第一导线和第二导线的为+1/2V的电压电平差A-B差分放大来输出多电平符号的第一相位为1，接收器221可以通过将第二导线和第三导线的为-1/4V的电压电平差B-C差分放大来输出多电平符号的第二相位为0，以及接收器221可以通过将第三导线和第一导线的为-1/4V的电压电平差C-A差分放大来输出多电平符号的第三相位为0。

解码器222可以将多电平符号解码为数据。解码器222可以是将7个多电平符号解 码成16比特位数据的7:16解映射器(demapper)。编码器211的编码方案和解码器222的解码方案可以彼此互补。尽管图2示出从主器件210传送数据到从器件220的例子，但是本实施例不限于此例子。从器件220还可以包括诸如编码器211和传送器212的部件以传送数据到主器件210，以及主器件210还可以包括诸如接收器221和解码器222的部件以从从器件220接收数据。

图3是说明包括使用参照图1和图2描述的平衡码多电平信号传送方案的电子部件的系统3的例子的代表的图。参见图3，系统3可以包括例如主机设备310、大容量储存设备321、存储器322、显示设备323、相机设备324、调制解调器325、桥接芯片326、无线芯片327、传感器328和音频设备329。主机设备310可以通过形成各个个体链接来与其余的部件通信。图3所示的电子设备的部件只不过是例举，而要注意的是，系统3可以包括能执行与主机设备310数据通信的任何部件。

主机设备310可以包括至少一个集成电路器件，诸如应用处理器和专门用途集成电路(ASIC)。大容量储存器件321可以包括至少一个储存器件，诸如固态驱动器(SSD)和经由USB耦接的快闪存驱动器。存储器322可以包括任何种类的存储器件。例如，存储器322可以包括诸如DRAM(动态RAM)的易失性存储器件，或者可以包括非易失性存储器件，诸如ROM(只读存储器)、PROM(可编程ROM)、EEPROM(电可擦除且可编程ROM)、EPROM(电可编程ROM)、快闪存储器、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(电阻式RAM)以及FRAM(铁电RAM)。

主机设备310可以通过形成各个链接来与大容量储存器件321和存储器322通信。主机设备310、大容量储存器件321和存储器322可以包括图1和图2所示的接口电路，以及可以用串行通信方案而彼此交换信号。类似地，主机设备310可以通过形成个体链接来与显示设备323、相机设备324、调制解调器325、桥接芯片326、无线芯片327、传感器328和音频设备329串行地通信。

图4是说明根据一个实施例的传送器件4的示例性配置的代表的图。可以利用图1和图2所示的接口电路来实现传送器件4。参见图4，传送器件4可以与多个导线耦接，以及经由多个导线传送数据和/或多电平符号。多电平符号可以是例如3电平符号。当多电平符号是3电平符号时，多个导线可以包括3个导线。在以下的描述中，将代表性地解释传送器件4(例如但不限于)经由3个导线输出3电平符号。

传送器件4可以包括逻辑电路410、编码器420、传送控制器430以及传送驱动器440。逻辑电路410可以产生控制符号HOLD、ROTA和INV以及导线状态信息D0_A、D0_B、D0_C、D1_A、D1_B和D1_C。逻辑电路410可以基于传送器件4将要传送的数 据来产生控制符号HOLD、ROTA和INV。控制符号HOLD、ROTA和INV可以被接收作为用于改变3个导线OUT_A、OUT_B和OUT_C的状态的信号，以及可以包括保留信息HOLD、旋转信息ROTA和反相信息INV。导线状态信息D0_A、D0_B、D0_C、D1_A、D1_B和D1_C可以是初始导线状态的信息。导线状态信息D0_A、D0_B、D0_C、D1_A、D1_B和D1_C可以包括最高有效位(MSB)信息和最低有效位(LSB)信息。MSB信息可以包括第一导线状态的MSB信息D0_A、第二导线状态的MSB信息D0_B、以及第三导线状态的MSB信息D0_C。LSB信息可以包括第一导线状态的LSB信息D1_A、第二导线状态的LSB信息D1_B、以及第三导线状态的LSB信息D1_C。MSB信息和LSB信息将稍后详细描述。逻辑电路410可以另外地提供初始化信号INT、初始设置信号S0和S1以及时钟信号CLK。

编码器420可以基于控制符号HOLD、ROTA和INV来改变导线状态信息D0_A、D0_B、D0_C、D1_A、D1_B和D1_C，并且产生传送控制信号EN0_A、EN0_B、EN0_C、EN1_A、EN1_B和EN1_C。编码器420可以基于控制符号HOLD、ROTA和INV而改变导线状态信息D0_A、D0_B、D0_C、D1_A、D1_B和D1_C的逻辑值。传送控制信号EN0_A、EN0_B、EN0_C、EN1_A、EN1_B和EN1_C可以是应当根据控制符号HOLD、ROTA和INV来实施改变的导线状态的信息。编码器420可以包括第一编码器421和第二编码器422。

第一编码器421可以接收MSB信息D0_A、D0_B和D0_C以及控制符号HOLD、ROTA和INV。第一编码器421可以根据控制符号HOLD、ROTA和INV来改变MSB信息D0_A、D0_B和D0_C的逻辑值。第一编码器421可以输出MSB信息D0_A、D0_B和D0_C作为第一传送控制信号EN0_A、EN0_B和EN0_C，其中MSB信息D0_A、D0_B和D0_C的逻辑值根据控制符号HOLD、ROTA和INV而改变。第一传送控制信号EN0_A、EN0_B和EN0_C可以包括第一至第三编码信号EN0_A、EN0_B和EN0_C。第一编码信号EN0_A可以是第一导线状态的根据控制符号HOLD、ROTA和INV而被改变的MSB信息。第二编码信号EN0_B可以是第二导线状态的根据控制符号HOLD、ROTA和INV而被改变的MSB信息。第三编码信号EN0_C可以是第三导线状态的根据控制符号HOLD、ROTA和INV而被改变的MSB信息。

第二编码器422可以接收LSB信息D1_A、D1_B和D1_C以及控制符号HOLD、ROTA和INV。第二编码器422可以根据控制符号HOLD、ROTA和INV来改变LSB信息D1_A、D1_B和D1_C的逻辑值。第二编码器422可以输出LSB信息D1_A、D1_B和D1_C作为第二传送控制信号EN1_A、EN1_B和EN1_C，其中LSB信息D1_A、D1_B和D1_C的逻辑值根据控制符号HOLD、ROTA和INV而改变。第二传送控制信号 EN1_A、EN1_B和EN1_C可以包括第四至第六编码信号EN1_A、EN1_B和EN1_C。第四编码信号EN1_A可以是第一导线状态的根据控制符号HOLD、ROTA和INV而被改变的LSB信息。第五编码信号EN1_B可以是第二导线状态的根据控制符号HOLD、ROTA和INV而被改变的LSB信息。第六编码信号EN1_C可以是第三导线状态的根据控制符号HOLD、ROTA和INV而被改变的LSB信息。

第一至第六编码信号EN0_A、EN0_B、EN0_C、EN1_A、EN1_B和EN1_C可以表示图2所示的表格的导线状态。第一编码信号EN0_A和第四编码信号EN1_A可以分别是第一导线状态的MSB信息和LSB信息。当第一编码信号EN0_A和第四编码信号EN1_A为1、1时，传送器件4可以将第一导线OUT_A驱动到高电平。当第一编码信号EN0_A和第四编码信号EN1_A为1、0或0、1时，传送器件4可以将第一导线OUT_A驱动到中电平。当第一编码信号EN0_A和第四编码信号EN1_A为0、0时，传送器件4可以将第一导线OUT_A驱动到低电平。类似地，传送器件4可以根据第二编码信号EN0_B和第五编码信号EN1_B而将第二导线OUT_B驱动到高电平、中电平和低电平，以及传送器件4根据第三编码信号EN0_CB和第六编码信号EN1_C而将第三导线OUT_C驱动到高电平、中电平和低电平。导线状态信息D0_A、D0_B、D0_C、D1_A、D1_B和D1_C可以表示初始的导线状态。例如，如果第一导线OUT_A初始为高电平、第二导线OUT_B初始为中电平以及第三导线OUT_C初始为低电平，则导线状态信息D0_A和D1_A可以是1、1，导线状态信息D0_B和D1_B可以是1、0或0、1，导线状态信息D0_C和D1_C可以是0、0。

传送控制器430可以基于传送控制信号EN0_A、EN0_B、EN0_C、EN1_A、EN1_B和EN1_C来产生驱动控制信号UP0<0:2>、DN0<0:2>、UP1<0:2>、DN1<0:2>、UP2<0:2>和DN2<0:2>。传送控制器430可以基于第一传送控制信号EN0_A、EN0_B、EN0_C和第二传送控制信号EN1_A、EN1_B和EN1_C产生驱动控制信号UP0<0:2>、DN0<0:2>、UP1<0:2>、DN1<0:2>、UP2<0:2>和DN2<0:2>，使得第一至第三导线OUT_A、OUT_B和OUT_C的状态可以改变。传送控制器430可以包括第一至第三传送控制器431、432和433。第一传送控制器431可以基于第一编码信号EN0_A和第四编码信号EN1_A来产生用于驱动第一导线OUT_A的第一驱动控制信号UP0<0:2>和DN0<0:2>。第二传送控制器432可以基于第二编码信号EN0_B和第五编码信号EN1_B来产生用于驱动第二导线OUT_B的第二驱动控制信号UP1<0:2>和DN1<0:2>。第三传送控制器433可以基于第三编码信号EN0_C和第六编码信号EN1_C来产生用于驱动第三导线OUT_C的第三驱动控制信号UP2<0:2>和DN2<0:2>。第一至第三驱动控制信号UP0<0:2>、DN0<0:2>、UP1<0:2>、DN1<0:2>、UP2<0:2>和DN2<0:2>中的每个可以包括多个上控制信号和多个下控制信号。

传送驱动器440可以基于驱动控制信号UP0<0:2>、DN0<0:2>、UP1<0:2>、DN1<0:2>、UP2<0:2>和DN2<0:2>来改变第一至第三导线OUT_A、OUT_B和OUT_C的状态。传送驱动器440可以响应于驱动控制信号UP0<0:2>、DN0<0:2>、UP1<0:2>、DN1<0:2>、UP2<0:2>和DN2<0:2>来将第一至第三导线OUT_A、OUT_B和OUT_C中的每个驱动到高电平、中电平和低电平中的一种。传送驱动器440可以包括第一至第三传送驱动器441、442和443。第一传送驱动器441可以基于第一驱动控制信号UP0<0:2>和DN0<0:2>而将第一导线OUT_A驱动到高电平、中电平和低电平中的一种。第二传送驱动器442可以基于第二驱动控制信号UP1<0:2>和DN1<0:2>而将第二导线OUT_B驱动到高电平、中电平和低电平中的一种。第三传送驱动器443可以基于第三驱动控制信号UP2<0:2>和DN2<0:2>而将第三导线OUT_C驱动到高电平、中电平和低电平中的一种。第一至第三传送驱动器441、442和443中的每个可以包括与第一至第三导线OUT_A、OUT_B和OUT_C中的每个耦接的多个上拉驱动器和多个下拉驱动器。多个上拉驱动器和多个下拉驱动器可以根据多个上控制信号和多个下控制信号而开启。

传送器件4还可以包括校准器450。校准器450可以设置第一至第三传送驱动器441、442和443的电阻值。校准器450可以基于校准信号ZQCAL来产生上拉校准信号PUCAL和下拉校准信号PDCAL。上拉校准信号PUCAL可以是用于控制第一至第三传送驱动器441、442和443的上拉驱动器的电阻值的信号，以及下拉校准信号PDCAL可以是用于控制第一至第三传送驱动器441、442和443的下拉驱动器的电阻值的信号。

图5是说明图4所示的第一传送驱动器441的示例性配置的代表的图。参见图5，第一传送驱动器441可以包括多个上拉驱动器和多个下拉驱动器。第一传送驱动器441将第一导线OUT_A驱动到高电平、中电平或低电平中的一种电平，使得具有高电平、中电平或低电平中的一种电平的信号可以经由第一导线OUT_A传送。第一传送驱动器441可以通过开启与下拉驱动器的数量相比更多数量的上拉驱动器来将第一导线OUT_A驱动到高电平。第一传送驱动器441可以通过开启与上拉驱动器的数量相比更多数量的下拉驱动器来将第一导线OUT_A驱动到低电平。第一传送驱动器441可以通过开启其数量与下拉驱动器的数量相同的上拉驱动器来将第一导线OUT_A驱动到中电平。

参见图5，第一传送驱动器441可以包括第一上拉驱动器510和第二上拉驱动器520以及第一下拉驱动器530和第二下拉驱动器540。当第一上控制信号UP0<0>被使能时，第一上拉驱动器510可以将第一导线OUT_A上拉驱动到电源电压电平。当第二上控制信号UP0<1>被使能时，第二上拉驱动器520可以将第一导线OUT_A上拉驱动到电源电压电平。当第一下控制信号DN0<0>被使能时，第一下拉驱动器530可以将第一导线OUT_A下拉驱动到接地电压电平。当第二下控制信号DN0<1>被使能时，第二下拉驱动 器540可以将第一导线OUT_A下拉驱动到接地电压电平。

第一传送驱动器441还可以包括上拉预加强驱动器550和下拉预加强驱动器560。当第三上控制信号UP0<2>被使能时，上拉预加强驱动器550可以附加地上拉驱动第一导线OUT_A。当第三下控制信号DN0<2>被使能时，下拉预加强驱动器560可以附加地下拉驱动第一导线OUT_A。

如果第一上拉驱动器510和第二上拉驱动器520都开启，则第一传送驱动器441可以经由第一导线OUT_A传送高电平的信号。如果第一下拉驱动器530和第二下拉驱动器540都开启，则第一传送驱动器441可以经由第一导线OUT_A传送低电平的信号。如果第一上拉驱动器510和第二上拉驱动器520中的一个以及第一下拉驱动器530和第二下拉驱动器540中的一个开启，则第一传送驱动器441可以驱动第一导线OUT_A到中电平，以及可以经由第一导线OUT_A传送中电平的信号。第二传送驱动器442和第三传送驱动器443除了由此接收的信号和与之耦接的导线可以不同之外，可以具有与第一传送驱动器441实质相同的配置。

图6是帮助解释根据一个实施例的基于控制符号HOLD、ROTA和INV来改变导线状态的表格和状态图的例子的代表。第一至第三导线OUT_A、OUT_B和OUT_C可以根据控制符号HOLD、ROTA和INV来改变它们的状态，以及可以被驱动到高电平、中电平或低电平。在本实施例中，控制符号HOLD、ROTA和INV可以由3个比特位来配置。控制符号HOLD、ROTA和INV的第一比特位A可以对应于保留信息HOLD，控制符号HOLD、ROTA和INV的第二比特位B可以对应于旋转信息ROTA，以及控制符号HOLD、ROTA和INV的第三比特位C可以对应于反相信息INV。保留信息HOLD可以是翻转(flip)信息。如果保留信息HOLD为第一电平，则可以改变传送控制信号和/或导线状态的极性。如果保留信息HOLD为第二电平，则导线状态的极性可以保持不变。保留信息HOLD具有高于旋转信息ROTA和反相信息INV的优先级。如果保留信息HOLD为逻辑低电平，则导线状态可以仅在其极性方面改变，而不管旋转信息ROTA和反相信息INV如何。旋转信息ROTA可以顺时针方向或逆时针方向改变导线状态。例如，旋转信息ROTA可以关于导线状态按顺时针方向或逆时针方向来旋转地改变导线状态。例如，如果旋转信息ROTA为第一电平，则可以顺时针方向改变导线状态，而如果旋转信息ROTA为第二电平，则可以逆时针方向改变导线状态。反相信息INV可以与旋转信息ROTA一起改变导线状态的极性。例如，如果反相信息INV为第一电平，则可以改变导线状态的极性，而如果反相信息INV为第二电平，则导线状态的极性可以保持不变，或换言之，可以被维持。在本实施例中，保留信息HOLD、旋转信息ROTA和反相信息INV可以分别是二进制数信息。第一电平可以是逻辑高电平，而第二电平可 以是逻辑低电平。

如在表格和状态图中示出的，如果保留信息HOLD为1，则可以改变导线状态的极性而不管旋转信息ROTA和反相信息INV(当控制符号为1xx时)如何。也就是说，当导线状态为+x时，可以将导线状态改变为-x，而当导线状态为-x时，可以将导线状态改变为+x。此外，+y可以改变为-y，-y可以改变为+y，+z可以改变为-z，以及-z可以改变为+z。

当保留信息HOLD为0时，可以根据旋转信息ROTA和反相信息INV来以各种方式来改变导线状态。如果旋转信息ROTA为0以及反相信息INV为0(当控制符号为000时)，则导线状态可以不改变它的极性，而可以改变为按逆时针方向定位的导线状态。例如，当导线状态为+x时，导线状态可以改变为+z。类似地，-x可以改变为-z，+y可以改变为+x，-y可以改变为-x，+z可以改变为+y，以及-z可以改变为-y。

如果保留信息HOLD为0，旋转信息ROTA为0以及反相信息INV为1(当控制符号为001时)，则导线状态可以改变为按逆时针方向定位，同时改变它的极性。例如，当导线状态为+x时，导线状态可以改变为-z。类似地，-x可以改变为+z，+y可以改变为-x，-y可以改变为+x，+z可以改变为-y，以及-z可以改变为+y。

如果保留信息HOLD为0，旋转信息ROTA为1以及反相信息INV为0(当控制符号为010时)，则导线状态可以改变为按顺时针方向定位的导线状态，同时不改变它的极性。例如，当导线状态为+x时，导线状态可以改变为+y。类似地，-x可以改变为-y，+y可以改变为+z，-y可以改变为-z，+z可以改变为+x，以及-z可以改变为-x。

如果保留信息HOLD为0，旋转信息ROTA为1以及反相信息INV为1(当控制符号为011时)，则导线状态可以改变为按顺时针方向定位的导线状态，同时改变它的极性。例如，当导线状态为+x时，导线状态可以改变为-y。类似地，导线状态-x可以改变为+y，+y可以改变为-z，-y可以改变为+z，+z可以改变为-x，以及-z可以改变为+x。编码器420、传送控制器430和传送驱动器440应当将第一至第三导线OUT_A、OUT_B和OUT_C中的每个驱动到高电平、中电平和低电平中的一种，以对应于根据控制符号HOLD、ROTA和INV而改变的导线状态。

图7是说明图4所述的第一编码器421的示例性配置的代表的图。第一编码器421可以包括旋转寄存器710和反相寄存器720。旋转寄存器710可以根据控制符号改变导线状态信息，并且产生旋转编码信号。由于旋转寄存器710从逻辑电路410接收第一至第三导线状态的MSB信息D0_A、D0_B和D0_C，因此旋转寄存器710可以是MSB旋转寄存器部。MSB旋转寄存器710可以基于保留信息HOLD和旋转信息ROTA来改变 MSB信息D0_A、D0_B和D0_C，以及可以基于保留信息HOLD和旋转信息ROTA来产生MSB旋转编码信号PEN_A、PEN_B和PEN_C。MSB信息D0_A、D0_B和D0_C可以总共3个比特位，包括1个比特位作为第一导线状态的MSB信息、1个比特位作为第二导线状态的MSB信息、1个比特位作为第三导线状态的MSB信息。例如，当保留信息HOLD为第一电平时，MSB旋转寄存器710可以在不改变、换言之维持MSB信息D0_A、D0_B和D0_C的情况下产生MSB旋转编码信号PEN_A、PEN_B和PEN_C。当保留信息HOLD为第二电平时，MSB旋转寄存器710可以经由顺时针方向或逆时针方向的旋转来旋转和改变所述3个比特位的逻辑电平，以及输出改变的信号作为MSB旋转编码信号PEN_A、PEN_B和PEN_C。MSB旋转寄存器710可以通过接收初始化信号INT来初始化，以及同步于时钟信号CLK而执行改变MSB信息D0_A、D0_B和D0_C的操作。

反相寄存器720可以基于控制符号来改变从旋转寄存器710输出的旋转编码信号PEN_A、PEN_B和PEN_C，并且输出传送控制信号EN0_A、EN0_B和EN0_C。类似于旋转寄存器710，由于反相寄存器720改变MSB信息D0_A、D0_B和D0_C，反相寄存器720可以是MSB旋转寄存器710的MSB反相寄存器部。MSB反相寄存器720可以基于保留信息HOLD和反相信息INV来改变MSB旋转编码信号PEN_A、PEN_B和PEN_C。例如，当保留信息HOLD为第一电平时，MSB反相寄存器720可以在不改变或维持MSB旋转编码信号PEN_A、PEN_B和PEN_C的情况下输出第一传送控制信号EN0_A、EN0_B和EN0_C。当保留信息HOLD为第二电平时，MSB反相寄存器720可以通过基于反相信息INV而将MSB旋转编码信号PEN_A、PEN_B和PEN_C的逻辑电平反相来输出第一传送控制信号EN0_A、EN0_B和EN0_C。MSB反相寄存器720的初始值可以通过接收导线状态的MSB信息D0_A、D0_B和D0_C以及初始设置信号S0来设置，以及MSB反相寄存器720可以通过接收初始化信号INT而被初始化。此外，MSB反相寄存器720可以同步于时钟信号CLK而输出第一传送控制信号EN0_A、EN0_B和EN0_C。

除了向其输入的信号和自其输出的信号不同之外，第二编码器422可以具有与第一编码器421相同的配置。由于第二编码器422根据控制符号HOLD、ROTA和INV而改变导线状态的LSB信息D1_A、D1_B和D1_C，因此第二编码器422可以包括LSB旋转寄存器部和LSB反相寄存器部。LSB旋转寄存器部可以具有与MSB旋转寄存器710实质相同的配置，以及根据控制符号HOLD、ROTA和INV执行相同的操作。类似地，LSB反相寄存器可以具有与MSB反相寄存器720实质相同的配置，以及根据控制符号HOLD、ROTA和INV执行相同的操作。

图8是说明图7所示的旋转寄存器710的示例性配置的代表的图。在图8中，旋转寄存器710可以包括旋转控制器801、第一至第三旋转电路810、820和830。旋转控制器801可以基于保留信息HOLD来确定是否激活第一至第三旋转电路810、820和830。例如，如果保留信息HOLD为第一电平，则旋转控制器801可以控制第一至第三旋转电路810、820和830不改变当前输出的第一至第三旋转编码信号PEN_A、PEN_B和PEN_C的电平。如果保留信息HOLD为第二电平，则旋转控制器801可以根据旋转信息ROTA来控制第一至第三旋转电路810、820和830旋转以及由此改变第一至第三旋转编码信号PEN_A、PEN_B和PEN_C的逻辑值。旋转控制器801可以组合保留信息HOLD和时钟信号CLK，并且产生旋转时钟RCLK。旋转控制器801可以包括与(AND)门。旋转时钟RCLK可以是通过对保留信息HOLD的反相信号和时钟信号CLK执行与(AND)操作而产生的信号。

第一旋转电路810可以接收第一导线状态的MSB信息D0_A、第二旋转编码信号PEN_B和第三旋转编码信号PEN_C、以及旋转信息ROTA。第一旋转编码信号PEN_A的逻辑值可以根据第一导线状态的MSB信息D0_A而初始设置。第一旋转电路810可以在旋转信息ROTA为第二电平时输出第二旋转编码信号PEN_B作为第一旋转编码信号PEN_A，以及第一旋转电路810可以在旋转信息ROTA为第一电平时输出第三旋转编码信号PEN_C作为第一旋转编码信号PEN_A。第二旋转电路820可以接收第二导线状态的MSB信息D0_B、第三旋转编码信号PEN_C和第一旋转编码信号PEN_A以及旋转信息ROTA。可以根据第二导线状态的MSB信息D0_B来初始地设置第二旋转编码信号PEN_B的逻辑值。第二旋转电路820可以在旋转信息ROTA为第二电平时输出第三旋转编码信号PEN_C作为第二旋转编码信号PEN_B，以及第二旋转电路820可以在旋转信息ROTA为第一电平时输出第一旋转编码信号PEN_A作为第二旋转编码信号PEN_B。第三旋转电路830可以接收第三导线状态的MSB信息D0_C、第一旋转编码信号PEN_A和第二旋转编码信号PEN_B、以及旋转信息ROTA。可以根据第三导线状态的MSB信息D0_C来初始地设置第三旋转编码信号PEN_C的逻辑值。第三旋转电路830可以在旋转信息ROTA为第二电平时输出第一旋转编码信号PEN_A作为第三旋转编码信号PEN_C，以及第三旋转电路830可以在旋转信息ROTA为第一电平时输出第二旋转编码信号PEN_B作为第三旋转编码信号PEN_C。第一至第三旋转电路可以通过接收初始化信号INT而被初始化，以及可以同步于时钟信号CLK而执行改变MSB信息D0_A、D0_B和D0_C的操作。

图9是说明图8所示的第一旋转电路810的示例性配置的代表的图。参见图9，第一旋转电路810可以包括复用器MUX和D触发器DFF。复用器MUX可以根据旋转信息ROTA来输出第二旋转编码信号PEN_B和第三旋转编码信号PEN_C中的一种。D 触发器DFF可以根据第一导线状态的MSB信息D0_A来设置第一旋转编码信号PEN_A的初始值。D触发器DFF可以响应于旋转时钟RCLK而被激活。D触发器DFF可以在旋转时钟RCLK未被输入时保持第一旋转编码信号PEN_A的逻辑值。D触发器DFF可以在旋转时钟RCLK被输入时基于复用器MUX的输出来改变第一旋转编码信号PEN_A的逻辑值。因此，第一旋转电路810可以在保留信息HOLD为0时根据旋转信息ROTA来输出第二旋转编码信号PEN_B和第三旋转编码信号PEN_C中的一种作为第一旋转编码信号PEN_A。第二旋转电路820和第三旋转电路830可以具有与第一旋转电路810实质相同的配置，除了向其输入的信号和自其输出的信号可以不同之外。

图10是说明图7所示的反相寄存器720的示例性配置的代表的图。参照图10，反相寄存器720可以包括反相控制器1001、第一反相电路1010、第二反相电路1020以及第三反相电路1030。反相控制器1001可以接收保留信息HOLD、反相信息INV、时钟信号CLK和初始设置信号S0，并且反相控制器1001可以产生反相控制信号INVS。反相控制器1001可以包括或门、与门以及T触发器TFF。或门可以接收保留信息HOLD和反相信息INV。与门可以接收或门的输出和时钟信号CLK，以及输出反相时钟信号ICLK。T触发器TFF可以根据初始设置信号S0来设置反相控制信号INVS的初始电平。T触发器TFF可以根据反相时钟信号ICLK来改变反相控制信号INVS的电平。因此，反相控制信号INVS可以在保留信息HOLD和反相信息INV中的任意一种为第一电平时被使能，而反相控制信号INVS可以在保留信息HOLD和反相信息INV都为第二电平时被禁止。

第一至第三反相电路1010、1020和1030可以分别接收从旋转寄存器710输出的第一至第三旋转编码信号PEN_A、PEN_B和PEN_C，并且产生第一至第三编码信号EN0_A、EN0_B和EN0_C。第一反相电路1010可以响应于接收反相控制信号INVS而通过将第一旋转编码信号PEN_A反相来输出第一编码信号EN0_A或输出第一旋转编码信号PEN_A作为第一编码信号EN0_A。第二反相电路1020可以响应于接收反相控制信号INVS而通过将第二旋转编码信号PEN_B反相来输出第二编码信号EN0_B或输出第二旋转编码信号PEN_B作为第二编码信号EN0_B。第三反相电路1030可以响应于接收反相控制信号INVS而通过将第三旋转编码信号PEN_C反相来输出第三编码信号EN0_C或输出第三旋转编码信号PEN_C作为第三编码信号EN0_C。第一至第三反相电路1010、1020和1030可以分别被初始化信号INT初始化，以及同步于时钟信号CLK而输出第一至第三编码信号EN0_A、EN0_B和EN0_C。另外，第一至第三反相电路1010、1020和1030可以通过接收第一至第三导线状态信息D0_A、D0_B和D0_C来设置第一至第三编码信号EN0_A、EN0_B和EN0_C的初始值。

FIG.11是说明图10所示的第一反相电路1010的示例性配置的代表的图。第一反相电路1010可以包括反相器IV、复用器MUX和D触发器DFF。反相器IV可以将第一旋转编码信号PEN_A反相。复用器MUX可以响应于反相控制信号INVS来输出反相器IV的输出和第一旋转编码信号PEN_A中的一种。D触发器DFF可以被初始信号INT初始化。D触发器DFF可以基于第一导线状态信息D0_A来设置第一编码信号EN0_A的初始值。D触发器DFF可以同步于时钟信号CLK而根据复用器MUX的输出来产生第一编码信号EN0_A。因此，第一反相电路1010可以在反相控制信号INVS被使能时通过将第一旋转编码信号PEN_A反相来输出第一编码信号EN0_A，以及在反相控制信号INVS被禁止时将第一旋转编码信号PEN_A输出作为第一编码信号EN0_A。第二反相电路1020和第三反相电路1030可以具有与第一反相电路1010实质相同的配置，除了由此接收的信号和自其输出的信号可以不同之外。

图12是说明图4所示的第一传送控制器431的示例性配置的代表的图。第一传送控制器431可以接收第一编码信号EN0_A和第四编码信号EN1_A，以及产生多个上控制信号UP0<0:2>和多个下控制信号DN0<0:2>。第一传送控制器431可以包括上控制器1210和下控制器1220。上控制器1210可以接收第一编码信号EN0_A和第四编码信号EN1_A，以及可以同步于时钟信号CLK而产生第一至第三上控制信号UP0<0:2>。下控制器1220可以接收第一编码信号EN0_A和第四编码信号EN1_A，以及可以同步于时钟信号CLK而产生第一至第三下控制信号DN0<0:2>。

在第一至第三上控制信号UP0<0:2>之中，第一上控制信号UP0<0>和第二上控制信号UP0<1>可以基于第一编码信号EN0_A和第四编码信号EN1_A的电平而产生。第一上控制信号UP0<0>和第二上控制信号UP0<1>可以是用于驱动第一传送驱动器441的第一上拉驱动器510和第二上拉驱动器520的信号。第三上控制信号UP0<2>可以基于之前输入的第一编码信号EN0_A和第四编码信号EN1_A的电平与当前输入的第一编码信号EN0_A和第四编码信号EN1_A的电平的比较结果而产生。第三上控制信号UP0<2>可以是用于驱动第一传送驱动器441的上拉预加强驱动器550的信号。

在第一至第三下控制信号DN0<0:2>之中，第一下控制信号DN0<0>和第二下控制信号DN0<1>可以基于第一编码信号EN0_A和第四编码信号EN1_A的电平而产生。第一下控制信号DN0<0>和第二下控制信号DN0<1>可以是用于驱动第一传送驱动器441的第一下拉驱动器530和第二下拉驱动器540的信号。第三下控制信号DN0<2>可以基于之前输入的第一编码信号EN0_A和第四编码信号EN1_A的电平与当前输入的第一编码信号EN0_A和第四编码信号EN1_A的电平的比较结果而产生。第三下控制信号DN0<2>可以是用于驱动第一传送驱动器441的下拉预加强驱动器560的信号。

图13是说明图12所示的上控制器1210和下控制器1220的示例性详细配置的代表的图。参见图13，上控制器1210可以包括上缓冲器1311、第一D触发器1312、第二D触发器1313和上预加强缓冲器1314。上缓冲器1311可以基于第一编码信号EN0_A来产生第一上控制信号UP0<0>，以及基于第四编码信号EN1_A来产生第二上控制信号UP0<1>。第一D触发器1312接收第一编码信号EN0_A，以及响应于时钟信号CLK而延迟第一编码信号EN0_A以及输出结果信号(resultant signal)。第一D触发器1312的输出可以是之前输入的第一编码信号EN0_AP。第二D触发器1313接收第四编码信号EN1_A，以及响应于时钟信号CLK而延迟第四编码信号EN1_A以及输出结果信号。第二D触发器1313的输出可以是之前输入的第四编码信号EN1_AP。上预加强缓冲器1314可以接收第一编码信号EN0_A和第四编码信号EN1_A以及第一D触发器1312和第二D触发器1313的输出，并且产生第三上控制信号UP0<2>。上预加强缓冲器1314可以通过将来自第一D触发器1312和第二D触发器1313的之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP的电平与当前输入的第一编码信号EN0_A和第四编码信号EN1_A的电平进行比较，来产生第三上控制信号UP0<2>。

参见图13，下控制器1220可以包括下缓冲器1321、第三D触发器1322、第四D触发器1323和下预加强缓冲器1324。下缓冲器1321可以第一编码信号EN0_A来产生第一下控制信号DN0<0>，以及基于第四编码信号EN1_A来产生第二下控制信号DN0<1>。第三D触发器1322接收第一编码信号EN0_A，以及响应于时钟信号CLK而延迟第一编码信号EN0_A以及输出结果信号。第三D触发器1322的输出可以是之前输入的第一编码信号EN0_AP。第四D触发器1323接收第四编码信号EN1_A，以及响应于时钟信号CLK而延迟第四编码信号EN1_A以及输出结果信号。第四D触发器1323的输出可以是之前输入的第四编码信号EN1_AP。下预加强缓冲器1324可以接收第一编码信号EN0_A和第四编码信号EN1_A以及第三D触发器1322和第四D触发器1323的输出，并且产生第三下控制信号DN0<2>。下预加强缓冲器1324可以通过将来自第三D触发器1322和第四D触发器1323的之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP的电平与当前输入的第一编码信号EN0_A和第四编码信号EN1_A的电平进行比较，来产生第三下控制信号DN0<2>。

图14是说明图13所示的上预加强缓冲器1314的示例性配置的代表的图。参见图14，上预加强缓冲器1314可以包括或门OR、或非门NOR、与门AND以及延迟器DLY。或门OR可以接收当前输入的第一编码信号EN0_A和第四编码信号EN1_A。或非门NOR可以接收之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP。与门AND可以接收或门OR和或非门NOR的输出。当或门OR和或非门NOR的输出都是第一电平时，与门AND可以产生第一电平输出信号。在第一编码信号EN0_A和第四编码信号EN1_A 中的即使一种为第一电平时或门OR可以产生第一电平输出信号，以及只有在之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP都为第二电平时或非门NOR才可以产生第一电平输出信号。第一编码信号EN0_A和第四编码信号EN1_A可以分别是第一导线状态的MSB信息和LSB信息。因此，如果之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP都为第二电平，则第一导线OUT_A可以已经传送了低电平信号。在当前输入的第一编码信号EN0_A和第四编码信号EN1_A中的任何一种为第一电平的情况下，可以理解，第一导线OUT_A传送低电平信号然后传送中电平信号或高电平信号。因此，上预加强缓冲器1314可以在之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP都为第二电平时和当前输入的第一编码信号EN0_A和第四编码信号EN1_A中的任何一种为第一电平时将第三上控制信号UP0<2>使能。延迟器DLY可以接收与门AND的输出，以及产生第三上控制信号UP0<2>。延迟器DLY可以接收上预加强控制信号CTUP。上预加强控制信号CTUP可以确定是否对传送器件4执行预加强操作，以及可以控制预加强操作的强度。延迟器DLY可以基于上预加强控制信号CTUP来确定是否输出第三上控制信号UP0<2>，以及改变第三上控制信号UP0<2>的脉冲宽度和输出时序。

图15是说明图13所示的下预加强缓冲器1324的示例性配置的代表的图。下预加强缓冲器1324可以包括与门AND、与非门ND、或非门NOR以及延迟器DLY。与门AND可以接收当前输入的第一编码信号EN0_A和第四编码信号EN1_A。与非门ND可以接收之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP。或非门NOR可以接收与门AND和与非门ND的输出。或非门NOR可以在与门AND和与非门ND的输出都为第二电平时产生第一电平的输出信号。当第一编码信号EN0_A和第四编码信号EN1_A中的任何一种为第二电平时，与门AND可以产生第二电平的输出信号，以及与非门ND可以在之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP都为第一电平时产生第二电平的输出信号。第一编码信号EN0_A和第四编码信号EN1_A可以分别是第一导线状态的MSB信息和LSB信息。因此，当之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP都为第一电平以及当前输入的第一编码信号EN0_A和第四编码信号EN1_A中的任何一种改变为第二电平时，可以理解，第一导线OUT_A传送高电平信号以及然后传送中电平信号或低电平信号。因此，下预加强缓冲器1324可以在之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP都为第一电平以及当前输入的第一编码信号EN0_A和第四编码信号EN1_A中的任何一种为第二电平时将第三下控制信号DN0<2>使能。延迟器DLY可以接收或非门NOR的输出，以及产生第三下控制信号DN0<2>。延迟器DLY可以接收下预加强控制信号CTDN。下预加强控制信号CTDN可以确定是否对传送器件4执行预加强操作，以及可以控制预加强操作的强度。延迟器DLY可以基于下预加强控制信号CTDN确定是否输出第三下控制信号DN0<2>，以及改变第 三下控制信号DN0<2>的脉冲宽度和输出时序。

图16是帮助解释根据一个实施例的传送器件4的操作的图的例子的代表。下面将参照图4至图16描述根据一个实施例的传送器件4的操作。当假设初始导线状态为+z时，第一导线OUT_A可以传送低电平L，第二导线OUT_B可以传送中电平M，以及第三导线OUT_C可以传送高电平H。因此，导线状态的MSB信息D0_A、D0_B和D0_C可以是0、0、1，以及第一至第三编码信号EN0_A、EN0_B和EN0_C可以分别设置为0、0、1。导线状态的LSB信息D1_A、D1_B和D1_C可以是0、1、1，以及第四至第六编码信号EN1_A、EN1_B和EN1_C可以分别设置为0、1、1。为了将导线状态+z改变为导线状态-x，逻辑电路410可以产生控制符号HOLD、ROTA和INV。控制符号HOLD、ROTA和INV可以是0、1、1。换言之，保留信息HOLD可以是第二电平，以及旋转信息ROTA和反相信息INV可以是第一电平。根据此事实，MSB旋转寄存器710可以根据MSB信息D0_A、D0_B和D0_C来按顺时针方向旋转被设置为0、0、1的第一至第三旋转编码信号PEN_A、PEN_B和PEN_C，以及可以产生第一至第三旋转编码信号PEN_A、PEN_B和PEN_C为1、0、0。MSB反相寄存器720可以将第一至第三旋转编码信号PEN_A、PEN_B和PEN_C反相，以及可以产生第一至第三编码信号EN0_A、EN0_B和EN0_C为0、1、1。类似地，第二编码器422的LSB旋转寄存器可以根据LSB信息D1_A、D1_B和D1_C而按顺时针方向旋转设置为0、1、1的编码信号，并且产生旋转编码信号为1、0、1。第二编码器422的LSB反相寄存器可以将旋转编码信号反相，并产生第四至第六编码信号EN1_A、EN1_B和EN1_C为0、1、0。

第一传送控制器431的上控制器1210可以根据第一编码信号EN0_A和第四编码信号EN1_A来将上控制信号UP0<0>和UP0<1>都禁止。第一传送控制器431的下控制器1220可以根据第一编码信号EN0_A和第四编码信号EN1_A来将下控制信号DN0<0>和DN0<1>都使能。因此，第一传送驱动器441的第一下拉驱动器530和第二下拉驱动器540可以都开启，以及第一导线OUT_A可以传送低电平L的信号。第二传送控制器432可以根据第二编码信号EN0_B和第五编码信号EN1_B来将上控制信号UP1<0>和UP1<1>都使能。因此，第二传送驱动器442的两个上拉驱动器都可以开启，以及第二导线OUT_B可以传送高电平H的信号。第三传送控制器433可以根据第三编码信号EN0_CB和第六编码信号EN1_C来将上控制信号UP2<0>和下控制信号DN2<1>使能。因此，第三传送驱动器443的第一上拉驱动器和第二下拉驱动器可以一起开启，以及第三导线OUT_C可以传送中电平M的信号。因为第一导线OUT_A被驱动到低电平L，第二导线OUT_B被驱动到高电平H，以及第三导线OUT_C被驱动到中电平M，所以导线状态可以变成-x。

当导线状态为+z时，第一至第三编码信号EN0_A、EN0_B和EN0_C可以是0、0、1，以及第四至第六编码信号EN1_A、EN1_B和EN1_C可以是0、1、1。为了将导线状态+z改变为导线状态+y，逻辑电路410可以产生为0、0、0的控制符号HOLD、ROTA和INV。MSB旋转寄存器710可以按逆时针方向旋转0、0、1的第一至第三旋转编码信号PEN_A、PEN_B和PEN_C，并且产生第一至第三旋转编码信号PEN_A、PEN_B和PEN_C为0、1、0。MSB反相寄存器720可以不反相第一至第三旋转编码信号PEN_A、PEN_B和PEN_C，并产生第一至第三编码信号EN0_A、EN0_B和EN0_C为0、1、0。第二编码器422的LSB旋转寄存器可以按逆时针方向旋转0、1、1的旋转编码信号，并且产生旋转编码信号PEN_A、PEN_B和PEN_C为1、1、0。第二编码器422的LSB反相寄存器可以不反相旋转编码信号，并产生第四至第六编码信号EN1_A、EN1_B和EN1_C为1、1、0。第一传送控制器431可以基于第一编码信号EN0_A和第四编码信号EN1_A来将上控制信号UP0<1>和下控制信号DN0<0>使能。因此，第一传送驱动器441的第二上拉驱动器520和第一下拉驱动器530可以一起开启，以及第一导线OUT_A可以传送中电平M的信号。第二传送控制器432可以基于第二编码信号EN0_B和第五编码信号EN1_B来将上控制信号UP1<0>和UP1<1>都使能以及将下控制信号DN1<0>和DN1<1>都禁止。因此，第二传送驱动器442的两个上拉驱动器都可以开启，以及第二导线OUT_B可以传送高电平H的信号。第三传送控制器433可以基于第三编码信号EN0_CB和第六编码信号EN1_C来将上控制信号UP2<0>和UP2<1>都禁止以及将下控制信号DN2<0>和DN2<1>都使能。因此，第三传送驱动器443的两个下拉驱动器都可以开启，以及第三导线OUT_C可以传送低电平L的信号。因为第一导线OUT_A被驱动到中电平M，第二导线OUT_B被驱动到高电平H，以及第三导线OUT_C被驱动到低电平L，所以导线状态可以是+y。

图17是说明根据一个实施例的传送器件的示例性配置和操作的代表的图。图1至图16示出其中3个导线传送3电平符号的传送器件的配置。本公开的构思可以被修改和改变，且可以应用于传送具有至少3个电平的多电平符号的传送器件。在图17中，示出了能经由4个导线传送4电平符号的传送器件的传送驱动器1700。传送驱动器1700可以与能传送4电平符号的4个导线之中的一个导线OUT_A耦接。传送驱动器1700可以将导线OUT_A驱动到4个电平中的一个。4个电平可以包括(例如)高电平、中高电平、中低电平和低电平。高电平可以是与4/5V相对应的电压电平，中高电平可以是与3/5V相对应的电压电平，中低电平可以是与2/5V相对应的电压电平，以及低电平可以是与1/5V相对应的电压电平。

传送驱动器1700可以包括第一至第三上拉驱动器1710、1720和1730以及第一至第三下拉驱动器1740、1750和1760。第一至第三上拉驱动器1710、1720和1730可以 分别响应于第一至第三上控制信号UP<0:2>而开启，以及第一至第三下拉驱动器1740、1750和1760可以分别响应于第一至第三下控制信号DN<0:2>而开启。为了驱动导线OUT_A到高电平，第一至第三上控制信号UP<0:2>可以被使能，以及第一至第三下控制信号DN<0:2>可以被禁止。因此，由于第一至第三上拉驱动器1710、1720和1730开启，因此可以经由导线OUT_A传送高电平信号。为了驱动导线OUT_A到中高电平，第一至第三上控制信号UP<0:2>之中的2个上控制信号可以被使能，以及第一至第三下控制信号DN<0:2>中的1个下控制信号可以被使能。例如，第一上控制信号UP<0>和第二上控制信号UP<1>以及第三下控制信号DN<2>可以被使能，且第三上控制信号UP<2>和第一下控制信号DN<0>和第二下控制信号DN<1>可以被禁止。因此，由于第一上拉驱动器1710和第三上拉驱动器1720开启以及第三下拉驱动器1760开启，因此可以经由导线OUT_A传送中高电平信号。为了驱动导线OUT_A到中低电平，第一至第三上控制信号UP<0:2>之中的1个上控制信号可以被使能，以及第一至第三下控制信号DN<0:2>中的2个下控制信号可以被使能。例如，第一上控制信号UP<0>和第二下控制信号DN<1>以及第三下控制信号DN<2>可以被使能，且第二上控制信号UP<1>和第三上控制信号UP<2>以及第一下控制信号DN<0>可以被禁止。因此，由于第一上拉驱动器1710开启以及第二下拉驱动器1750和第三下拉驱动器1760开启，因此可以经由导线OUT_A传送中低电平信号。为了驱动导线OUT_A到低电平，第一至第三上控制信号UP<0:2>可以被禁止，以及第一至第三下控制信号DN<0:2>可以被使能。因此，由于第一至第三下拉驱动器1740、1750和1760开启，因此可以经由导线OUT_A传送低电平信号。

传送驱动器1700还可以包括上拉预加强驱动器1770和下拉预加强驱动器1780。当导线OUT_A被从较低的电平驱动到高电平时，可以提供上拉预加强驱动器1770来附加地上拉驱动导线OUT_A。当导线OUT_A被从较高的电平驱动到低电平时，可以提供下拉预加强驱动器1780来附加地下拉驱动导线OUT_A。上拉预加强驱动器1770可以通过接收第四上控制信号UP<3>来操作，以及下拉预加强驱动器1780可以通过接收第四下控制信号DN<3>来操作。

第一至第三上拉驱动器1710、1720和1730以及上拉预加强驱动器1770中的每种可以通过接收上拉校准信号PUCAL来控制其阻抗。第一至第三下拉驱动器1740、1750和1760和下拉预加强驱动器1780中的每种可以通过接收下拉校准信号PDCAL来控制其阻抗。

图18是说明根据一个实施例的传送器件18的示例性配置的代表的图。在图18中，传送器件18可以包括逻辑电路1810、编码器1820、时序传送控制器1830以及传送驱动器1840。传送器件18的逻辑电路1810、编码器1820以及传送驱动器1840与图4的传 送器件4的实质相同，因而这里将省略相同部件的详细描述。时序传送控制器1830可以产生第一至第三驱动控制信号UP0<0:2>、DN0<0:2>、UP1<0:2>、DN1<0:2>、UP2<0:2>和DN2<0:2>以将第一至第三导线OUT_A、OUT_B和OUT_C每个改变为多电平中的一个电平。时序传送控制器1830可以基于从编码器1820接收的第一传送控制信号和第二传送控制信号EN0_A、EN0_B、EN0_C、EN1_A、EN1_B和EN1_C来产生第一至第三驱动控制信号UP0<0:2>、DN0<0:2>、UP1<0:2>、DN1<0:2>、UP2<0:2>和DN2<0:2>。时序传送控制器1830可以根据第一至第三导线OUT_A、OUT_B和OUT_C要被驱动到的电平来改变产生第一至第三驱动控制信号UP0<0:2>、DN0<0:2>、UP1<0:2>、DN1<0:2>、UP2<0:2>和DN2<0:2>的时间。多电平可以包括高电平、中电平和低电平。

时序传送控制器1830可以包括第一至第三时序传送控制器1831、1832和1833。第一时序传送控制器1831可以基于第一传送控制信号和第二传送控制信号来产生用于驱动第一导线OUT_A的第一驱动控制信号UP0<0:2>和DN0<0:2>。具体地，第一时序传送控制器1831可以基于第一传送控制信号和第二传送控制信号EN0_A、EN0_B、EN0_C、EN1_A、EN1_B和EN1_C之中的与第一导线状态的信息相关联的第一编码信号EN0_A和第四编码信号EN1_A来产生多个上控制信号UP0<0:2>和多个下控制信号DN0<0:2>。第二时序传送控制器1832可以基于第一传送控制信号和第二传送控制信号来产生用于驱动第二导线OUT_B的第二驱动控制信号UP1<0:2>和DN1<0:2>。具体地，第二时序传送控制器1832可以基于第一传送控制信号和第二传送控制信号EN0_A、EN0_B、EN0_C、EN1_A、EN1_B和EN1_C之中的与第二导线状态的信息相关联的第二编码信号EN0_B和第五编码信号EN1_B来产生多个上控制信号UP1<0:2>和多个下控制信号DN1<0:2>。第三时序传送控制器1833可以基于第一传送控制信号和第二传送控制信号来产生用于驱动第三导线OUT_C的第三驱动控制信号UP2<0:2>和DN2<0:2>。具体地，第三时序传送控制器1833可以基于第一传送控制信号和第二传送控制信号EN0_A、EN0_B、EN0_C、EN1_A、EN1_B和EN1_C之中的与第三导线状态的信息相关联的第三编码信号EN0_C和第六编码信号EN1_C来产生多个上控制信号UP2<0:2>和多个下控制信号DN2<0:2>。

图19是说明其中导线由图4所示的传送器件4和图18所示的传送器件18所驱动的示例性波形的代表的图。图4所示的传送器件4的传送控制器430可以不管第一至第三导线OUT_A、OUT_B和OUT_C要被驱动到的电平如何而以相同的时序产生第一至第三驱动控制信号UP0<0:2>、DN0<0:2>、UP1<0:2>、DN1<0:2>、UP2<0:2>和DN2<0:2>，使得第一至第三导线OUT_A、OUT_B和OUT_C每个被驱动到高电平H、中电平M和低电平L中的一个。第一至第三导线OUT_A、OUT_B和OUT_C中的每个导线可以从高电平H、中电平M和低电平L中的一个电平转变为另一电平。其中导线被驱动的波形 的交叉点在附图中用圆圈标记出来。导线的电平改变波形的交叉点之间的水平间隔J1与在此期间导线状态改变或转变的时间相关联。因此，交叉点之间的水平间隔J1可以变成要经由导线传送的信号的抖动(jitter)分量。因此，随着交叉点之间的水平间隔J1最大程度地减小，可以减少要经由导线传送的信号的抖动分量。

图18所示的传送器件18的时序传送控制器1830可以根据第一至第三导线OUT_A、OUT_B和OUT_C要被驱动到的电平来改变产生第一至第三驱动控制信号UP0<0:2>、DN0<0:2>、UP1<0:2>、DN1<0:2>、UP2<0:2>和DN2<0:2>的时序，而由此将交叉点之间的水平间隔J2最小化。当导线从高电平H驱动到中电平M或者从低电平L驱动到中电平M时，时序传送控制器1830可以在第一时间产生用于驱动导线的驱动控制信号。当导线从高电平H驱动到低电平L或者从低电平L驱动到高电平H时，时序传送控制器1830可以在第二时间产生用于驱动导线的驱动控制信号。当导线从中电平M驱动到高电平H或者从中电平M驱动到低电平L时，时序传送控制器1830可以在第三时间产生用于驱动导线的驱动控制信号。第一时间可以比第二时间早，且第二时间可以比第三时间早。

当导线从高电平H或低电平L驱动到中电平M时，时序传送控制器1830可以在最早的时间产生用于驱动导线的驱动控制信号。当导线从中电平M驱动到高电平H或低电平L时，时序传送控制器1830可以在最晚的时间产生用于驱动导线的驱动控制信号。相应地，导线的电平改变波形的交叉点可以改变。可以用方块来标记改变的交叉点。通过改变驱动控制信号的产生时序，时序传送控制器1830可以使交叉点的水平间隔J2变窄，且可以使要经由导线传送的信号的抖动分量最小化。

图20是说明图18所示的第一时序传送控制器1831的示例性配置的代表的图。在图20中，第一时序传送控制器1831可以包括时序控制信号发生器2010、第一上/下控制器2020和第二上/下控制器2030。时序控制信号发生器2010可以比较之前输入的第一传送控制信号和第二传送控制信号与当前输入的第一传送控制信号和第二传送控制信号，并且产生时序控制信号LEAD、LEADB、LAG和LAGB。具体地，时序控制信号发生器2010可以比较之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP与当前输入的第一编码信号EN0_A和第四编码信号EN1_A，并且产生前导信号LEAD和滞后信号LAG。时序控制信号发生器2010不仅可以产生前导信号LEAD和滞后信号LAG而且可以产生前导信号LEAD的反相信号LEADB和滞后信号LAG的反相信号LAGB。当之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP为相同的电平且当前输入的第一编码信号EN0_A和第四编码信号EN1_A为不同的电平时，时序控制信号发生器2010可以将前导信号LEAD使能。也就是说，当之前输入的第一编码信号EN0_AP和 第四编码信号EN1_AP为相同的电平(即第一电平或第二电平)且当前输入的第一编码信号EN0_A和第四编码信号EN1_A为不同的电平时，时序控制信号发生器2010可以将前导信号LEAD使能。当之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP为不同的电平且当前输入的第一编码信号EN0_A和第四编码信号EN1_A为相同的电平时，时序控制信号发生器2010可以将前导信号LEAD禁止而将滞后信号LAG使能。此外，当之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP为第一电平且当前输入的第一编码信号EN0_A和第四编码信号EN1_A为第二电平时，或者当之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP为第二电平且当前输入的第一编码信号EN0_A和第四编码信号EN1_A为第一电平时，时序控制信号发生器2010可以将前导信号LEAD和滞后信号LAG都禁止。

第一上/下控制器2020可以响应于时序控制信号LEAD、LEADB、LAG和LAGB来将当前输入的第一传送控制信号延迟，并产生第一上控制信号UP0<0>和第一下控制信号DN0<0>。具体地，第一上/下控制器2020可以响应于前导信号LEAD和滞后信号LAG而将当前输入的第一编码信号EN0_A延迟，并且产生第一上控制信号UP0<0>和第一下控制信号DN0<0>。第一上/下控制器2020可以包括第一时序控制电路2021和第一上/下缓冲器2022。第一时序控制电路2021可以响应于时序控制信号LEAD、LEADB、LAG和LAGB而将当前输入的第一编码信号EN0_A延迟，并且产生第一时序编码信号EN0_AD。具体地，当前导信号LEAD被使能时，第一时序控制电路2021将当前输入的第一编码信号EN0_A延迟第一时间并且从当前输入的第一传送控制信号产生第一时序编码信号EN0_AD。当前导信号LEAD和滞后信号LAG都被禁止时，第一时序控制电路2021将当前输入的第一编码信号EN0_A延迟第二时间并且产生第一时序编码信号EN0_AD。当滞后信号LAG被使能时，第一时序控制电路2021可以将当前输入的第一编码信号EN0_A延迟第三时间并且产生第一时序编码信号EN0_AD。第二时间可比第一时间长，且第三时间可以比第二时间长。第一上/下缓冲器2022可以从第一时序编码信号EN0_AD产生第一上控制信号UP0<0>和第一下控制信号DN0<0>。例如，当第一时序编码信号EN0_AD为第一电平时，第一上/下缓冲器2022可以将第一上控制信号UP0<0>使能且将第一下控制信号DN0<0>禁止。当第一时序编码信号EN0_AD为第二电平时，第一上/下缓冲器2022可以将第一上控制信号UP0<0>禁止且将第一下控制信号DN0<0>使能。

第二上/下控制器2030可以响应于时序控制信号LEAD、LEADB、LAG和LAGB来将当前输入的第二传送控制信号延迟，并产生第二上控制信号UP0<1>和第二下控制信号DN0<1>。具体地，第二上/下控制器2030可以响应于前导信号LEAD和滞后信号LAG而将当前输入的第四编码信号EN1_A延迟，并且产生第二上控制信号UP0<1>和 第二下控制信号DN0<1>。第二上/下控制器2030可以包括第二时序控制电路2031和第二上/下缓冲器2032。第二时序控制电路2031可以响应于时序控制信号LEAD、LEADB、LAG和LAGB而将当前输入的第二传送控制信号延迟，并且产生第四时序编码信号EN1_AD。具体地，当前导信号LEAD被使能时，第二时序控制电路2031可以将当前输入的第四编码信号EN1_A延迟第一时间并且从当前输入的第二传送控制信号产生第四时序编码信号EN1_AD。当前导信号LEAD和滞后信号LAG都被禁止时，第二时序控制电路2031将当前输入的第四编码信号EN1_A延迟第二时间并且产生第四时序编码信号EN1_AD。当滞后信号LAG被使能时，第二时序控制电路2031可以将当前输入的第四编码信号EN1_A延迟第三时间并且产生第四时序编码信号EN1_AD。第二上/下缓冲器2032可以从第四时序编码信号EN1_AD产生第二上控制信号UP0<1>和第二下控制信号DN0<1>。例如，当第四时序编码信号EN1_AD为第一电平时，第二上/下缓冲器2032可以将第二上控制信号UP0<1>使能且将第二下控制信号DN0<1>禁止。当第四时序编码信号EN1_AD为第二电平时，第二上/下缓冲器2032可以将第二上控制信号UP0<1>禁止且将第二下控制信号DN0<1>使能。

第一时序传送控制器1831还可以包括第一触发器2040和第二触发器2050。第一触发器2040和第二触发器2050可以是D触发器。第一触发器2040和第二触发器2050可以分别将第一传送控制信号和第二传送控制信号延迟，并输出结果信号。相应地，第一触发器2040和第二触发器2050的输出可以分别是之前输入的第一传送控制信号和第二传送控制信号。具体地，第一触发器2040和第二触发器2050可以分别将第一编码信号EN0_A和第四编码信号EN1_A延迟，并且输出延迟的信号作为之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP。第一触发器2040和第二触发器2050可以响应于时钟信号CLK而执行延迟操作，并且可以响应于初始化信号INT而被初始化。尽管未示出，第一时序传送控制器1831另外可以包括与图13所示的上预加强缓冲器1314和下预加强缓冲器1324相同的部件，以产生第三上控制信号UP0<2>和第三下控制信号DN0<2>。

图21是说明图20所示的时序控制信号发生器2010的示例性配置的代表的图。在图21中，时序控制信号发生器2010可以包括第一异或(XOR)门2101、第一异或非(XNOR)门2102、第一或门2103、第二异或非门2104、第二异或门2105以及第二或门2106。第一异或门2101可以接收当前输入的第一编码信号EN0_A和第四编码信号EN1_A。第一异或非门2102可以接收之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP。第一或门2103可以接收第一异或门2101和第一异或非门2102的输出，并且产生前导信号LEAD。相应地，当当前输入的第一编码信号EN0_A和第四编码信号EN1_A具有不同电平或之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP具 有相同电平时，前导信号LEAD可以为第一电平。当当前输入的第一编码信号EN0_A和第四编码信号EN1_A具有相同电平和之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP具有不同电平时，前导信号LEAD可以为第二电平。

第二异或非门2104可以接收当前输入的第一编码信号EN0_A和第四编码信号EN1_A。第二异或门2105可以接收之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP。第二或门2106可以接收第二异或非门2104和第二异或门2105的输出，并且产生滞后信号LAG。相应地，当当前输入的第一编码信号EN0_A和第四编码信号EN1_A具有相同电平或之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP具有不同电平时，滞后信号LAG可以为第一电平。当当前输入的第一编码信号EN0_A和第四编码信号EN1_A具有不同电平且之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP具有相同电平时，滞后信号LAG可以为第二电平。

时序控制信号发生器2010还可以包括第三异或非门2107、第三异或门2108、第一与门2109、第四异或门2110、第四异或非门2111以及第二与门2112。第三异或非门2107可以接收当前输入的第一编码信号EN0_A和第四编码信号EN1_A。第三异或门2108可以接收之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP。第一与门2109可以接收第三异或非门2107和第三异或门2108的输出，并且产生前导信号LEAD的反相信号LEADB。相应地，当当前输入的第一编码信号EN0_A和第四编码信号EN1_A具有相同电平且之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP具有不同电平时，前导信号LEAD的反相信号LEADB可以为第一电平。当当前输入的第一编码信号EN0_A和第四编码信号EN1_A具有不同电平或之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP具有相同电平时，前导信号LEAD的反相信号LEADB可以为第二电平。

第四异或门2110可以接收当前输入的第一编码信号EN0_A和第四编码信号EN1_A。第四异或非门2111可以接收之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP。第二与门2112可以接收第四异或门2110和第四异或非门2111的输出，并且产生滞后信号LAG的反相信号LAGB。相应地，当当前输入的第一编码信号EN0_A和第四编码信号EN1_A具有不同电平且之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP具有相同电平时，滞后信号LAG的反相信号LAGB可以为第一电平。当当前输入的第一编码信号EN0_A和第四编码信号EN1_A具有相同电平或之前输入的第一编码信号EN0_AP和第四编码信号EN1_AP具有不同电平时，滞后信号LAG的反相信号LAGB可以为第二电平。

图22A至图22C是说明图20所示的第一时序控制电路2021的示例性配置的代表 的图。在图22A中，第一时序控制电路2021A可以包括第一反相器2211、第二反相器2212、第一电容器2213以及第二电容器2214。第一反相器2211可以将第一编码信号EN0_A反相，且第二反相器2212可以将第一反相器2211的输出反相并产生第一时序编码信号EN0_AD。第一电容器2213可以是P沟道MOS电容器。当前导信号LEAD被禁止为第二电平时，第一电容器2213可以开启。第二电容器2214可以是N沟道MOS电容器。当滞后信号LAG被使能为第一电平时，第二电容器2214可以开启。相应地，当前导信号LEAD被使能为第一电平且滞后信号LAG被禁止为第二电平时，第一时序控制电路2021A可以将第一编码信号EN0_A延迟第一时间。当前导信号LEAD被禁止为第二电平且滞后信号LAG被禁止为第二电平时，第一时序控制电路2021A可以将第一编码信号EN0_A延迟第二时间。当前导信号LEAD被禁止为第二电平且滞后信号LAG被使能为第一电平时，第一时序控制电路2021A可以将第一编码信号EN0_A延迟第三时间。

在图22B中，第一时序控制电路2021B可以包括第一反相器2221、第二反相器2222、第一电容器2223、第二电容器2224、第三电容器2225以及第四电容器2226。第一反相器2221可以将第一编码信号EN0_A反向，并且第二反相器2222可以将第一反相器2221的输出反相并产生第一时序编码信号EN0_AD。第一电容器2223可以是P沟道MOS电容器。当前导信号LEAD被禁止为第二电平时，第一电容器2223可以开启。第二电容器2224可以是N沟道MOS电容器。当前导信号LEAD被禁止为第二电平时，第二电容器2224可以响应于具有第一电平的前导信号LEAD的反相信号LEADB而开启。第三电容器2225可以是P沟道MOS电容器。当滞后信号LAG被使能为第一电平时，第三电容器2225可以响应于具有第二电平的滞后信号LAG的反相信号LAGB而开启。第四电容器2226可以是N沟道MOS电容器。当滞后信号LAG被使能为第一电平时，第四电容器2226可以开启。相比于图22A所示的第一时序控制电路2021A，第一时序控制电路2021B可以增加第一时间至第三时间的间隔。

在图22C中，第一时序控制电路2021C可以包括第一反相器2231、第二反相器2232以及第一至第八电容器2241至2248。第一反相器2231可以将第一编码信号EN0_A反向，并且第二反相器2232可以将第一反相器2231的输出反相并产生第一时序编码信号EN0_AD。第一电容器2241可以是P沟道MOS电容器。当前导信号LEAD被禁止为第二电平时，第一电容器2241可以开启。第二电容器2242可以是N沟道MOS电容器。当前导信号LEAD被禁止为第二电平时，第二电容器2242可以响应于具有第一电平的前导信号LEAD的反相信号LEADB而开启。第三电容器2243可以是P沟道MOS电容器。当滞后信号LAG被使能为第一电平时，第三电容器2243可以响应于具有第二电平的滞后信号LAG的反相信号LAGB而开启。第四电容器2244可以是N沟道MOS电容 器。当滞后信号LAG被使能为第一电平时，第四电容器2244可以开启。

第五电容器2245可以是P沟道MOS电容器。当前导信号LEAD被禁止为第二电平时，第五电容器2245可以开启。第六电容器2246可以是N沟道MOS电容器。当前导信号LEAD被禁止为第二电平时，第六电容器2246可以响应于具有第一电平的前导信号LEAD的反相信号LEADB而开启。第五电容器2245和第六电容器2246中的每个可以具有比第一至第四电容器2241至2244大的电容。

第七电容器2247可以是P沟道MOS电容器。当滞后信号LAG被使能为第一电平时，第七电容器2247可以可以响应于具有第二电平的滞后信号LAG的反相信号LAGB而开启。第八电容器2248可以是N沟道MOS电容器。当滞后信号LAG被使能为第一电平时，第八电容器2248可以开启。第七电容器2247和第八电容器2248中的每个可以具有比第五电容器2245和第六电容器2246大的电容。相比于图22B所示的第一时序控制电路2021B时，第一时序控制电路2021C可以增加第一时间至第三时间的间隔。

图23是说明根据一个实施例的被驱动到不同电平的第一导线OUT_A的示例性波形的代表的时序图。在图23中，实线描绘的波形TP1示出图4所示的传送器件4所做的第一导线OUT_A的电平改变，且粗实线描绘的波形TP2示出图18所示的传送器件18所做的第一导线OUT_A的电平改变。在第一时段23A中，由于第一导线OUT_A从高电平H驱动到中电平M，因此第一时序传送控制器1831可以在第一时间产生第一驱动控制信号UP0<0:2>和DN0<0:2>，且第一传送驱动器1841可以较快地驱动第一导线OUT_A到中电平M。在第二时段23B中，由于第一导线OUT_A从中电平M驱动到高电平H，因此第一时序传送控制器1831可以在第三时间产生第一驱动控制信号UP0<0:2>和DN0<0:2>，且第一传送驱动器1841可以较慢地驱动第一导线OUT_A到高电平H。第三时段23C可以与第一时段23A相同。在第四时段23D中，由于第一导线OUT_A从中电平M驱动到低电平L，因此第一时序传送控制器1831可以在第三时间产生第一驱动控制信号UP0<0:2>和DN0<0:2>，且第一传送驱动器1841可以较慢地驱动第一导线OUT_A到低电平L。在第五时段23E中，由于第一导线OUT_A从低电平L驱动到中电平M，因此第一时序传送控制器1831可以在第一时间产生第一驱动控制信号UP0<0:2>和DN0<0:2>，且第一传送驱动器1841可以较快地驱动第一导线OUT_A到中电平M。第六时段23F可以与第四时段23D相同。在第七时段23G中，由于第一导线OUT_A从低电平L驱动到高电平H，因此第一时序传送控制器1831可以在第二时间产生第一驱动控制信号UP0<0:2>和DN0<0:2>。因此，传送器件18的第一导线OUT_A的波形TP2与传送器件4的第一导线OUT_A的波形TP1可以彼此相同。

尽管上面已经描述了各个实施例，但是本领域技术人员将会理解，描述的实施例仅 仅是示例。因此，不应基于描述的实施例来限定本文描述的用于高速通信的传送器件、接口电路和包括它们的系统。