用于对具有拦截器的布局进行漏洞评估的计算机化机构的制作方法

文档序号:11156205阅读:243来源:国知局
用于对具有拦截器的布局进行漏洞评估的计算机化机构的制造方法与工艺
本发明涉及一种集成电路设计中的故障检测测量,尤其涉及一种用于对具有拦截器的布局进行漏洞评估的计算机化机构。
背景技术
:对集成电路这类的实体装置进行安全性弱点的测试不论在劳动力和结果(例如,上市时间)方面均过于昂贵,因为解决所检测的故障需要反复且完整的下线(tape-out)循环。技术实现要素:本发明所揭示的一个示例性实施例是一种用于对具有拦截器(interceptor)的布局进行漏洞评估的计算机化机构,包括至少一计算机化装置,其被配置为接收具有在预安排位置处并入拦截器的布局,并执行多个操作,所述操作包括:通过模型化影响布局中的时序(timing)的物理现象而虚拟地诱发所述布局中的故障的故障诱发操作;响应于根据时序与所提供的规范之间的差异(discrepancy)所诱发的故障,而检测布局中的时序违规(timingviolation)的检测操作;根据检测到的故障确定布局到故障的漏洞的故障确定操作。在本发明所揭示的另一些示例性实施例中,所述物理现象是具有由时间因子和直径表示的强度的虚拟激光光束。所述计算机化装置还可执行布局分割操作,用以根据所述物理现象的直径将布局分成多个分区,其中各分区包括单元、网或其组合。所述虚拟激光光束通过分区扫描布局并且根据时间因子改变分区中的单元和网的指定时序,并且其中所述检测操作包括在每个分区中检测单元和网的时序与所提供的规范之间的差异,并且其中所述故障确定操作系根据拦截器外所检测到的时序违规确定所述布局到故障的漏洞。在所揭示的标的物的另一些示例性实施例中,所述物理现象是模型化电磁照射或加热。附图说明图1A根据本发明的示例性实施例示意性地说明单元的布局,其中一些单元是拦截器;图1B根据本发明的示例性实施例,示意性地说明具有照射布局的激光光束的图示的图1A的布局;图1C根据本发明的示例性实施例,示意性地说明圆形光束的矩形近似(approximation);图2A根据本发明的示例性实施例,示意性地且简明地说明根据方块116的重复与具有分区的图1C的布局类似的布局,每个分区表示为分区118;图2B根据本发明的示例性实施例,示意性地且简明地说明根据故障拦截的评估指示易受侵入的分区的根据图2A的布局和分区;图2C-1至图2C-2根据本发明的示例性实施例示意性地概述评估故障拦截的操作。附图标记:100:布局;102:单元;104:拦截器;112:光束;114:直径;116:方块;118:分区;200:操作;202、204、206、208、210、212、214:操作步骤;216:虚线箭头;218、220、222、224、226、230:操作步骤;228:虚线箭头。具体实施方式在本发明的上下文中且除非另外规定,否则藉由模型和/或在硬件说明的结构中表示电路。其中,可以通过合适的工具(例如,Verilog或VHDL)模拟或以其它方式分析出模型的操作方式。同样地,除非另外规定,否则应用于电路的操作虚拟地应用于虚拟电路。在本发明的上下文中,在不具有限制的情况下,提及到“虚拟”实体或现象或出现分别意味着实体或现象或出现的模仿或模拟或模型化。在本发明的上下文中,在不具有限制的情况下,“布局”是指布置有多个组件和组件之间的互连(interconnections)的电子电路的设计布局。在本发明的上下文中,在不具有限制的情况下,“故障拦截器”或简称“拦截器”意指电路的单元,例如单元或块(block),包括响应于其中的干扰或扰动的设计操作和/或特性的一些逻辑组件,这些逻辑组件可展现不同于在不受干扰的正常情况下的功能性或特性。因此,通过比较或评估拦截器的反应与通常预期的反应,入侵(intrusions)可以被识别,即拦截。拦截器可以是其它逻辑单元之中的独立电路和/或可以与其它单元或电路互连。在本发明的上下文中,在不具有限制的情况下,提及故障的植入意味着在电路中产生或诱发或以其它方式引起故障或失灵。在本发明的上下文中,在不具有限制的情况下,“单元”意指逻辑或电路的单元,例如,专用集成电路(ApplicationSpecificIntegratedCircuit,ASIC)的标准单元或在现场可编程门阵列(FieldProgrammableGateArray,FPGA)中的块或来自给定库的任何其它单元。当单元设置在布局中时,随后通常所述单元与布局中的互连相关联,所述互连还可被称为“网”。通常单元与关于其逻辑或电路的参数以及至少任选地关于网或部分网(子网)的参数或其它信息相关联,所述参数或其它信息指定单元和/或网的操作数据,例如,与沿着连接的路径的信号进程有关的时序、延迟或其它数据。所述参数可以由本领域的惯例提供,例如,在标准延迟格式(StandardDelayFormat,SDF)档中或在新思设计约束(SynopsysDesignConstraints,SDC)档中。另外,对前述用语的解释还可扩及至各用语的变形(inflections)和同源词。本发明所要解决的技术问题是在硅前设计阶段(pre-silicondesignphase)评估集成电路中的故障拦截。本发明提出的技术解决方案是将拦截器并入设计布局中,随后在布局中植入或产生故障并且判断故障的检测程度。所述故障可以归因于各种现象或偶发事件,所述的现象或偶发事件具有可以扰乱电子电路的固有的操作且诱发或产生故障的各式各样的量和区域。这类的现象例如,以聚焦且精细的范围的激光光束照射,且所述激光光束可基本上具有高强度或能量密度。或者例如,施加电磁场或电场或磁场,其与激光光束相比具有较大的范围且可能具有较低的场密度。或者任何其它现象,例如加热,其通常会消散掉且具有至少大于激光光束的范围。于至少部分的实施例中,常见的故障特征是,增加或改变可能对电子组件的操作产生不利的影响的电子分布和/或发射,所述电子组件通常至少与连接组件调整与协调成一致。在一些实施例中,为了提高故障拦截的可靠性,改变用以产生故障的现象的量和/或强度,例如,增加激光光束的强度或降低温度。通常,在设计阶段,通过改变归因于逻辑组件的时序响应使故障可被察觉,当用以产生故障的现象的强度最大,则归因于容量和/或感应和/或布朗运动(Brownianmotions)的时序差异也最大。例如,当具有的激光强度最大,则响应时间最快,因为显然存在更多减小阻抗的发射电子;并且当温度冷却得越低,即,减少加热,则响应时间越慢,因为相对于普通情况存在较少自由电子。本发明的一个潜在技术效果是至少具有拦截侵入意义的容错电子电路。本发明的另一潜在技术效果是至少具有以下意义的容错电子电路:具有和/或增加在拦截器中出现无害故障的可能性而不是在电子电路的其它部分中出现有害故障。在下文中呈现了实践本发明的大体的非限制性概述。概述概括了本发明的实施例的示例性实践,提供用于变形的构造基础和/或替代的和/或不同的实施例,随后将描述其中的一些实施例。图1A根据所揭示的本发明的示例性实施例,示意性地说明单元(如单元102)的布局100,其中一些单元是拦截器104且标记为“CM检测器”。应注意,单元102的任何例子未必与任何其它单元102相同或相等;同样地应注意,任何实例中的拦截器104未必与任何其它拦截器104相同或相等。布局100表示任何范围(extent)以及任何单元的任何布局,并且拦截器在布局中的量和位置和/或分布表示拦截器在布局中的任何合适的和/或可行的分配或配置。稍后进一步论述拦截器在布局中的分配和分布的确定方法。举例来说,激光光束扫描布局,如同侵入或推断布局的电路的工作,且所述的扫描类似于本领域已知的技术。图1B是根据本发明的示例性实施例,示意性地说明具有激光光束(表示为光束112)的布局100,所述激光光束以表示为直径114的直径照射布局100。图1C根据本发明的示例性实施例,示意性地说明圆形光束的矩形近似。由于布局通常由矩形单元形成,因此藉由方块116近似和表示光束112。因此,以光束112进行扫描相当于在布局100上递增地重复方块116。图2A根据本发明的示例性实施例,示意性地且简明地说明具有多个分区的布局100。这些分区是根据圆形光束的矩形表示的多个重复,且圆形光束的矩形表示类似于图1C的方块116。方块116的递增重复将布局100分成多个分区(示例性地表示为‘S_00’至‘S_31’),其中每一个分区涉及单元和网或与单元和网相关联;且反之亦然。下表1为一个任意性示例,其中一些示例性单元在图1C中以与光束112相对应的方块116示出。表1分区网S-00NET3,NET36,AND21,...S_01N563,NET4355,NOR324,.........S_31N42,MUX2,XOR34,...当根据方块116的大小将布局100分成若干分区,网会被或可能被任意切断或分开。因此,在一些实施例中,根据一些指导原则或限制的执行使分区与网相关联,以便将任一个方块116指派给可能所属的网,和/或避免网在分区中的冗位。图2B是根据本发明的示例性实施例示意性地且简明地以标记说明图2A的布局中易受侵入的分区。其中,可根据如图2C-1至图2C-2所示的故障拦截的评估步骤来判断出上述易受侵入的分区。图2C-1至图2C-2是根据本发明的示例性实施例,示意性地概述评估故障拦截的操作200。在操作步骤202中,设定模仿激光光束的虚拟光束的直径,例如,在本领域中用于电路(例如ASIC)的侵入或黑盒分析的激光光束的直径。选择性地,所述直径表示其它媒体的直径或范围,例如,电磁照射的截面。在操作步骤204中,将光束的强度设定为表示关于单元或网中的时序和延迟和/或信号进程的效应的时序因数。通过时序因数表示强度的可能原理归因于光束对于电子量和/或分布的效应,例如,归因于光电效应。可选地,时序因数表示电磁照射的强度和/或能量密度。为简洁起见且除非另外规定,否则提及光束(例如,激光光束)就实际的情形表示任何破坏性媒体。在操作步骤206中,根据光束的直径将包括拦截器且用于漏洞评估的布局分成数个分区。通常,一个分区覆盖一个或多个单元和/或一个或多个网或子网,尽管一个分区可以不覆盖任何组件。在操作步骤208中,从布局的设计中获得或得到关于每个分区的单元和网或其部分。在操作步骤210中,选择一个分区。通常但不具有限制性,布局的一个角落被选作为在序列中出现的第一分区,例如,图2A中表示为‘S_00’的分区。在操作步骤212中,通过时序因数修改属于分区的单元和网的时序参数,由此至少在一定程度上模型化照射分区的光束的效应。模型化的光束强度通常影响分区的单元和/或网的操作或响应的减速,尽管不排除分区的单元和/或网的操作或响应的加速。操作步骤212还被标记为“A”以用于随后页上的图2C-2的延续部分的参考。在操作步骤214中,执行属于分区的单元和网的时序分析以决定所模型化或模拟的光束的虚拟效应。如虚线箭头216所示,操作200在下一页上标记为“B”的位置处继续。在操作步骤218中,检查是否已在分析中检测到时序违规。如果未检测到时序违规,那么控制传递到操作步骤224;否则控制传递到操作步骤220。在操作步骤220中,检查是否在拦截器中出现时序违规。如果拦截器中出现时序违规,那么控制传递到操作步骤224;否则控制传递到操作步骤222。在操作步骤222中,当尚未在拦截器中出现时序违规时,目前选定的分区(包括其中的单元和网)被标记为易受侵入。分区通过任何技术被标记,例如,通过标志、通过评级、评分或任何其它技术,例如通过注册或记录在列表或数据库中。如图2B所示,相对于图2A中的任何一个分区118,易受侵入的分区118被以较暗的标记象征性地示例出。应注意的是,尽管分区中的时序违规被认为是漏洞,但是拦截器中的时序违规被认为是中性的或不重要的,因为拦截器不是布局本身的电路的一部分,并且除了拦截违规之外,在涉及布局的既定操作时拦截器实际上或几乎是闲置或无效的。在操作步骤224中,检查是否仍存在未处理的未决分区。如果存在未决分区,那么控制传递到操作步骤226以选择下一未决分区,并且控制传递到还标记为“A”的操作步骤212(如虚线箭头228所示),以对目前选定的分区重复上述的操作步骤212至操作步骤224;否则,如果不再存在未决分区,那么至少在涉及操作200的当前传递或执行时结束评估(如操作步骤230)。因此,在一些实施例中,如果在拦截器外部检测到时序违规,则布局将被决定或判断为易受损的。可选地,还根据此类违规的量和/或数量做出上述判断,例如,少量违规不会影响漏洞的判断。可选地或替代地,还执行一些其它的操作或程序,例如,反复和/或一些终端程序。在一些实施例中,通过不同设置重复或反复操作200。例如,模拟或模型化光束以通过逐渐递增的强度虚拟地扫描布局,从而模型化更强而有力的侵入。同样地,可以改变光束直径并且模拟或模型化光束以虚拟地扫描具有不同大小的分区的布局。在一些实施例中,在操作200已结束之后,执行一些终端程序。例如,评估布局的漏洞且据此添加和/或移动拦截器到布局中,且可选地,移除拦截器。通常,在一些实施例中,在此类修改之后,藉由如上文所描述的操作200再次评估布局的漏洞。应注意,所决定的时序违规通常具有一些公差。时序公差通常根据门电路或逻辑组件和其间的连接以及连接的长度在设计中的位置之间改变。在一些情况下,公差的改变是根据在设计中的组件之间的信号的时脉和/或传播时间,并且进一步还可能根据组件的性质,其中一些组件可能对时序变化更敏感并且其它组件可能对此类变化更稳定或更有弹性。需注意的是,上述实施例所提供的操作200的顺序和/或功能仅为本发明的一示例,本领域技术人员可以依据实际状况对操作200进行改变或修改。例如,设定时序因数可以在设定直径之前,或可以针对各选定分区单独地执行获得关于分区的网的操作步骤208,或可以组合或同时完成设定光束直径和强度。尽管光束以上述的直径扫描布局,但是在一些实施例中,在布局中产生较大范围的故障和/或总体故障,并且为了指出故障,可以根据分区或光束直径并利用如操作200的方法来检查分区,其中分区的大小或光束直径的幅度与光束直径有关。在一些实施例中,分区未必是正方形或矩形。例如,在至少一部份的实施例中,六边形分区可能比矩形区域更适合用来表示圆形区域。在一些实施例中,例如,为了单元和网的功能性的更好分离,允许分区之间有一些重叠。应注意,上述实施例中以时序违规作为故障的示例,并且可以通过类似或变形方式且在本发明的范围下检测和分析其它故障。例如,可以检测和分析异常电流或电压或不稳定状态并且可以就实际的情形相对于时序判断和评估布局的易损性。通常,在布局中的拦截器的量和/或其密度之间以及在其它因素或约束之间存在折衷。尽管具有愈多的拦截器是有益的,但是过多的拦截器可能增加设计的大小和/或功率消耗和/或产热和/或面临其它不利的方面,如设计的复杂性或不会留下足够的“基板面(realestate)”。因此,在一些实施例中,拦截器的数目与其功能性之间的均衡或折衷可通过以下因素被确定,例如,通过拦截器的合适分布,可选地,更可考虑设计的哪些部分与其它部分相比更敏感和/或更易受损。在一些实施例中,一些试探程序和/或指导原则,或可选地结合其它技术,被设计和/或实施,以用于决定拦截器的分布。在一些实施例中,以某些定性和/或定量程度表达拦截器在布局中的分布。例如,以具有至少1个拦截器的分区数除以总分区数,或被识别出时序违规的分区数除以总分区数的结果来表达拦截器在布局中的分布。此外,在一些实施例中,如上述的定量表达式可以作为用于确定拦截器在布局中的分布的目标函数,且可能具有通过其它因素(例如,敏感度或复杂性)的调整和/或细调节。应注意,相对于拦截器和布局的其余部分,除了检测和分析故障和/或作为检测和分析故障的替代方案,在一些实施例中,拦截器对侵入的响应可以用于确定布局是否被侵入,并且可选地还可确定布局的哪个区域被入侵。具有足够的拦截器的密集分布(可能考虑上文提到的限制和约束),可以增加或至少令人满意地实现通过拦截器的入侵检测的可能性或可靠性,并且可选地还可具有更佳的入侵检测的定位性。发明的程序的目标是实现一种至少几乎和/或在某一相当大的或合适的程度上对侵入而言是安全的电路,例如,如在微芯片中或如任何其它实施方案,例如,ASIC或VLSI产品的零件。为了实现目标,使用各种电子设计工具,例如,通过寄存器传送语言(registertransferlanguage,RTL)的译码、将代码编译或转换成基本逻辑组件网表以及通过用于微芯片制造厂/过程(microchipfabricationplant/process,FAB)技术和单元在布局中的放置的特定数位标准单元库的映射。此外,将拦截器并入布局是根据至少时序分析并且进一步一些其它函数(例如,上文提到的定量表达式)涉及反复操作以获得至少表观地充分安全的设计,所述安全设计具有在损坏造成之前防止侵入和/或检测侵入的意义。如上文所描述的机构和操作明显地且显然地远超出人类的能力,即使通过纸笔或计算器辅助,并且仅可通过例如使用存储器的积体和/或分离装置、输入/输出和/或其它功能性(例如,通信)的电子处理器的机械设备执行。因此,毫无疑问,本文所揭示的机构和程序与用于其实施的机器相关联。因此,通过操作至少一个处理器的计算机化系统执行操作200以及布局(例如,布局100)的设计阶段。因此根据本发明提供一种用于对具有拦截器的布局进行漏洞评估的计算机化机构,其包括至少一计算机化装置,上述计算机化装置被配置为接收具有在预安排位置处并入拦截器的布局,并执行多个操作,这些操作包括:通过模型化影响布局中的时序的物理现象而虚拟地诱发所述布局中的故障的一故障诱发操作;响应于根据时序与所提供的规范之间的差异所诱发的故障而检测布局中的时序违规的一检测操作;及根据检测到的故障确定布局到故障的漏洞的一故障确定操作。在一些实施例中,所述物理现象是具有由时间因子和直径表示的强度的虚拟激光光束。所述计算机化装置更执行一布局分割操作,用以根据物理现象的直径将所述布局分成多个分区,其中各分区包括单元、网或其组合。光束以直径扫描布局以将布局分割为多个分区,并且根据时间因子改变分区中的单元和网的指定时序。其中,上述检测操作包括在每个分区中检测单元和网的时序与所提供的规范之间的差异。其中,所述故障确定操作是根据拦截器外部所检测到的时序违规确定布局到故障的漏洞。在一些实施例中,所述计算机化装置以不同强度的物理现象依序地重复所述故障诱发操作、所述检测操作及所述故障确定操作至少一次以上。在一些实施例中,所述计算机化装置以不同程度的模型化的物理现象重复所述故障诱发操作、所述检测操作及所述故障确定操作至少一次以上。在一些实施例中,所述计算机化装置还可执行一拦截器位置修改操作,响应于所述故障确定操作且进一步重复所述多个操作,而修改拦截器在布局中的位置。在一些实施例中,所述计算机化装置还可执行一拦截器数量修改操作,响应于所述故障确定操作且进一步重复所述多个操作,而修改拦截器在布局中的量。在一些实施例中,所述计算机化装置还可执行一拦截器位置与数量修改操作,响应于所述故障确定操作且进一步重复所述多个操作,而修改拦截器在布局中的位置和数量。在一些实施例中,所述故障确定操作是根据拦截器中的时序违规的检测。在一些实施例中,所述物理现象是模型化电磁照射。在一些实施例中,所述物理现象是模型化加热。在本发明的一些实施例的上下文中,举例来说且不具有限制性,例如“操作”或“执行”的用语还分别暗示例如“可操作”或“可执行”的能力。举例来说,例如“事物特性”的共轭用语意指事物的特性,除非另有从其上下文中显而易见的其它定义。用语“处理器”或“计算机”或其系统在本文中用作本领域的一般情况,例如通用处理器或微处理器、精简指令集计算机(ReducedInstructionSetComputer,RISC)处理器、或数字信号处理器(DigitalSignalProcessor,DSP),可能包括另外的组件,例如存储器或通信端口。可选地或另外,用语“处理器”或“计算机”或其衍生物是指能够执行所提供的或所并入的程序和/或能够控制和/或存取数据存储装置和/或其它装置(例如,输入端以及输出端)的装置。用语“处理器”或“计算机”还指连接的、和/或链接的和/或以其它方式通信的多个处理器或计算机,其可能共享一个或多个其它资源,例如存储器。用语“计算机化设备”或“计算机化系统”或类似用语表示包括根据一个或多个程序可操作或操作的一或多个处理器的装置。流程图以及方框图说明了根据本发明所揭示的标的物的各种实施例的系统、方法和计算机程序产品的可能实施方案的架构、功能性或操作。就此而言,在流程图或方块图中的每个块可以表示程序代码的模块、区段或部分,其包括用于实施所指定的逻辑功能的一个或多个可执行指令。还应注意,在一些替代实施方案中,所说明的或描述的操作可以不同顺序或以组合出现或作为并发操作,而不是依序操作以实现相同或相等效应。权利要求中的对应所有方法或步骤加功能元件的结构、材料、动作以及等效物既定包含用于组合如特别主张的其它要求的元件执行功能的任何结构、材料或动作。如本文所使用,单数形式“一”以及“所述”既定还包含多个形式,除非上下文另外清楚地指示。应进一步理解,用语“包括(comprises)”和/或“包括(comprising)”和/或“具有(having)”在用于本说明书中时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在,但不排除一个或多个其它特征、整数、步骤、操作、元件、组件、和/或其群组的存在或添加。不应将本文所使用的用语理解为限制性的,除非另外说明,并且本文所使用的用语仅仅是出于描述具体实施例的目的且并非意图限制所揭示的标的物。虽然已经说明和描述了所揭示的标的物的某些实施例,但是显然本发明不限于本文所述的实施例。并不排除多种修改、改变、变化、替代物和等效物。当前第1页1 2 3 
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1