阵列基板、包含其的显示面板及显示装置的制作方法

本申请涉及显示技术领域，具体涉及阵列基板、包含其的显示面板及显示装置。

背景技术：

触摸显示屏根据其触控原理分为自容式触摸显示屏和互容式触摸显示屏。现有的互容式触摸显示屏通常利用触控发射电极和触控感应电极形成互电容，通过测量触摸时互电容中电荷量的变化来检测触控点。

在现有的一种互容式触摸显示屏的设计中，显示面板上设有条状的触控电极，条状触控电极在其延伸方向的一端处通过触控信号线连接至驱动电路。在触摸检测时，驱动电路向触控信号线提供触控信号，条状触控电极在其与触控信号线连接的一端接收到触控信号后，将触控信号传递至其未与触控信号线连接的一端。由于条状触控电极通常采用整条式的ITO(氧化铟锡)制成，其电阻值较大，触控信号在从条状触控电极的延伸方向的一端传递至其延伸方向的另一端的过程中逐渐衰减，从而使得条状触控电极不同位置处接收到的触控信号强度不同，因而造成显示面板上不同位置处的触控灵敏度不相同，例如条状触控电极在其与触控信号线连接的一端处的触控灵敏度较高，在其延伸方向上远离与触控信号线连接的一端的位置处的触控灵敏度较低，导致整个触摸显示屏的触摸检测精度均一性差，触摸检测精度下降，影响了触摸显示屏的正常工作。

技术实现要素：

有鉴于此，期望能够提供一种减小触控电极电阻的显示面板，为了解决上述技术问题，本申请提供了阵列基板、包含其的显示面板及显示装置。

一方面，本申请提供了一种阵列基板，包括衬底基板、形成于衬底基板上的像素阵列、多条数据线、多个扫描线组、多个触控电极以及多条触控信号线；像素阵列包括沿行方向排列的多个像素组，每个像素组包括相邻的第一像素列和第二像素列，数据线设置于第一像素列和第二像素列之间，数据线与像素组中的两列像素连接，相邻的两个像素组之间设有触控信号线；触控电极沿像素阵列的列方向延伸，每个触控电极与对应的多条触控信号线电连接，其中触控电极向衬底基板的正投影覆盖对应的多条触控信号线向衬底基板的正投影；每个扫描线组分别与一行像素对应，扫描线组包括分别设置于对应的一行像素的两侧的第一扫描线和第二扫描线，第一扫描线和第二扫描线沿像素阵列的行方向延伸，第一扫描线与对应的一行像素中位于各第一像素列的像素连接，第二扫描线与对应的一行像素中位于各第二像素列的像素连接。

第二方面，本申请提供了一种显示面板，包括上述阵列基板以及与上述阵列基板对向设置的彩膜基板。

第三方面，本申请提供了一种显示装置，包括上述显示面板。

本申请提供的阵列基板、包含其的显示面板及显示装置，将触控电极与多条设置于相邻像素组之间的触控信号线连接，可以降低触控电极的有效电阻，减小触控信号在触控电极中传输过程的衰减，提升触摸检测灵敏度的均一性，从而提升了触摸检测精度。

附图说明

通过阅读参照以下附图所作的对非限制性实施例详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1是本申请提供的阵列基板的一个实施例的结构示意图；

图2是图1所示阵列基板的一个剖面的结构示意图；

图3是本申请提供的阵列基板的另一个实施例的结构示意图；

图4是本申请提供的阵列基板中的栅极驱动电路的一个实施例的结构示意图；

图5是图4所示栅极驱动电路中栅极多路选通器的一个电路结构示意图；

图6是根据本申请提供的阵列基板中的栅极驱动电路的另一个实施例的结构示意图；

图7是本申请提供的显示面板的一个实施的结构示意图；

图8是本申请提供的显示装置的一个示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

请参考图1，其示出了本申请提供的阵列基板的一个实施例的结构示意图。

在本实施例中，阵列基板100包括衬底基板、形成于衬底基板上的像素阵列10、多条数据线S1、S2、S3、S4、…、Sn-2、Sn-1、Sn，多个扫描线组G1、G2、G3、…、G(m-2)、G(m-1)、Gm，多个触控电极12以及多条触控信号线T1、T2、T3、…、Tn-2、Tn-1、Tn，其中m、n为正整数。

像素阵列10由多个子像素沿行方向和列方向排布形成，包括沿行方向排列的多个像素组11，每个像素组11包括相邻的第一像素列111和第二像素列112，数据线S1、S2、S3、S4、…、Sn-2、Sn-1、Sn设置于第一像素列111和第二像素列112之间，每条数据线S1、S2、S3、S4、…、Sn-2、Sn-1、Sn与一个像素组11中的两列像素111和112连接，相邻的两个像素组11之间设有触控信号线T1、T2、T3、T4、…、Tn-2、Tn-1、Tn。

触控电极12沿像素阵列10的列方向延伸，每个触控电极12与对应的多条触控信号线电连接，其中触控电极12向衬底基板的投影覆盖对应的多条触控信号线T1、T2、T3、T4向衬底基板的投影，该触控电极12与对应的触控信号线T1、T2、T3、T4连接。

进一步地，在本实施例中，触控电极12可以在触控电极12的非边缘位置处与对应的多条触控信号线T1、T2、T3、T4连接。例如可以在触控电极12的中心位置处与触控信号线T1、T2、T3、T4连接。每条触控信号线T1、T2、T3、T4与触控电极12连接的位置可以不相同。可选地，每条触控信号线T1、T2、T3、T4均可以在触控电极12的多个非边缘位置与触控电极12连接。

每个扫描线组包括分别设置于每一行像素的两侧的第一扫描线以及第二扫描线。例如图1中，扫描线组G1包括分别位于第一行像素两侧的第一扫描线G11和第二扫描线G12，扫描线在G2包括分别位于第二行像素两侧的第一扫描线G21和第二扫描线G22，扫描线组G3包括分别位于第三行像素两侧的第一扫描线G31和第二扫描线G32，扫描线组G(m-2)包括位于第(m-2)行像素两侧的第一扫描线G(m-2)1和第二扫描线G(m-2)2，扫描线组G(m-1)包括位于第(m-1)行像素两侧的第一扫描线G(m-1)1和第二扫描线G(m-1)2，扫描线组Gm包括位于第m行像素两侧的第一扫描线Gm1和第二扫描线Gm2。第一扫描线G11、G21、G31、…、G(m-1)1、Gm1沿像素阵列的行方向延伸，分别与对应的一行像素中位于各第一像素列111的像素连接，第二扫描线G12、G22、G32、…、G(m-1)2、Gm2沿像素阵列的行方向延伸，分别与对应的一行像素中位于各第二像素列112的像素连接。

进一步地，阵列基板100还包括与像素阵列中的像素一一对应的薄膜晶体管，每个薄膜晶体管的栅极与第一扫描线或第二扫描线连接，每个薄膜晶体管的第一极与一条数据线连接，每个薄膜晶体管的第二极与对应的一个像素连接。

本实施例提供的阵列基板，利用一条数据线向一个像素组中相邻的两列像素传输驱动信号，在相邻的像素组之间设置触控信号线，并将触控信号线与对应的触控电极在触控电极的非边缘位置处连接，通过相互电连接的触控信号线与触控电极形成并联电路，从而降低了触控电极的有效电阻，能够减小触控信号在触控电极中传输过程的衰减，提升了触摸检测灵敏度的均一性以及触摸检测精度。

在一些实施例中，阵列基板100包括垂直于衬底基板方向设置的多个膜层结构，其中扫描线G11、G12、G21、G22、G31、G32、…、G(m-2)1、G(m-2)2、G(m-1)1、G(m-1)2、Gm1、Gm2和数据线S1、S2、S3、S4、…、Sn-2、Sn-1、Sn位于不同的膜层，由于扫描线和数据线走线方向垂直，将二者设置于不同的膜层可以避免扫描线和数据线交叉造成信号干扰。触控信号线T1、T2、T3、…、Tn-2、Tn-1、Tn和数据线S1、S2、S3、S4、…、Sn-2、Sn-1、Sn可以位于同一膜层，即触控信号线和数据线可以同层设置。由于触控信号线和数据线走线方向相同，设置于同一膜层时二者由像素隔离，不会产生信号串扰。触控电极12与触控信号线T1、T2、T3、…、Tn-2、Tn-1、Tn位于不同的膜层，触控电极12可以通过过孔与触控信号线连接。

请参考图2，其示出了图1所示阵列基板的一个剖面的结构示意图。

如图2所示，阵列基板200包括衬底基板21、沿垂直于衬底基板21方向顺序排列的第二金属层22、绝缘层23以及触控电极层24。第二金属层22设有多条数据线221和多条触控信号线222，数据线221和触控信号线222间隔排列。触控电极层24设有多个触控电极241，每个触控电极241与多条触控信号线对应。从图2可以看出，触控电极242向衬底基板21的正投影覆盖对应的多条触控信号线222向衬底基板21的正投影。

绝缘层23设有多个过孔231，触控电极241通过过孔231与对应的触控信号线222电连接。具体来说，每条触控信号线222至少通过一个过孔231与对应的触控电极241电连接，过孔231的位置可以位于触控电极241的非边缘区域。

本实施例中将数据线221和触控信号线222设置在同一金属层，由于数据线221和触控信号线222走线方向相同，数据线221和触控信号线222的走线不会发生交错，在制作时可以利用同一张掩膜板形成数据线和触控信号线，即在同一工序中形成数据线221和触控信号线222，能够简化制作工艺，降低成本。

需要说明的是，在本申请的其他实施例中，触控信号线和数据线可以设置于不同的膜层，例如可以设置于两个不同的金属层，这时，触控信号线可以位于数据线所在膜层和触控电极所在膜层之间的金属层。

请参考图3，其示出了本申请提供的阵列基板的另一个实施例的结构示意图。

如图3所示，在图1所示阵列基板100的基础上，阵列基板300还包括触控驱动电路13，每个触控电极12对应的多条所述触控信号线通过一条连接线121与触控驱动电路13连接。例如图3中一个触控电极12对应的多条触控信号线T1、T2、T3、T4均电连接至同一条连接线121，该连接线121与触控驱动电路13连接。

在本实施例中，触控驱动电路13可以在触摸检测阶段通过连接线121向其连接的多条触控信号线T1、T2、T3、T4提供触控信号，多条触控信号线T1、T2、T3、T4将接收到的触控信号传递至触控电极12。

每条触控信号线在触控电极12的非边缘位置处与触控电极电连接，则触控电极的有效电阻为触控信号线T1、T2、T3、T4与触控电极12并联连接后的等效电阻，由于触控信号线的电阻值远小于条状的触控电极12电阻值，而并联后的等效电阻小于触控信号线的电阻，因此，在将多条触控信号线与触控电极连接后，能够显著地降低触控电极的有效电阻，减少信号在传输过程中的衰减。

可选地，触控电极12通过过孔与触控信号线电连接，过孔可以位于触控电极12的非边缘位置。进一步地，过孔可以位于触控电极12距离触控驱动电路13较远的位置，即触控信号线可以在触控电极12距离触控驱动电路13较远的位置处与触控电极12电连接，这样可以增加触控电极的电阻中与触控信号线并联的部分，进一步减小触控电极的有效电阻。举例来说，若触控信号线T1、T2、T3、T4在触控电极12延伸方向的中点位置处与触控电极12电连接，触控电极的一半阻值与触控信号线并联，另一半阻值与触控信号线串联，其有效电阻相当于触控电极电阻值的一半与并联等效电阻串联后的总阻值；若触控信号线T1、T2、T3、T4在触控电极12远离触控驱动电路的一端附近位置处与触控电极12连接，则触控电极的有效电阻相当于其电阻与触控信号线T1、T2、T3、T4并联后形成的等效电阻的阻值。

在进一步的实施例中，阵列基板300还可以包括栅极驱动电路14和源极驱动电路15。其中，栅极驱动电路14用于向扫描线提供扫描信号，源极驱动电路15用于向数据线提供数据信号。

源极驱动电路15可以包括多个源极多路选通器151，每个源极多路选通器151与多条数据线连接，图3中每个源极多路选通器示意性地与两条数据线连接。每个源极多路选通器151用于分时向其连接的多条数据线传输数据信号。

本申请实施例还提供了多种栅极驱动电路的示意性结构，结合图3中扫描线和数据线的排布方式来驱动像素阵列进行显示。

继续参考图4，其示出了本申请提供的阵列基板中的栅极驱动电路14的一个实施例的结构示意图。

如图4所示，栅极驱动电路400包括多个级联的移位寄存单元SR41、SR42、SR43、SR44、…、SR4(m-1)、SR4m以及多个栅极多路选通器Demux1、Demux2、Demux3、Demux4、…、Demux(m-1)、Demuxm。每个栅极多路选通器Demux1、Demux2、Demux3、Demux4、…、Demux(m-1)、Demuxm包括第一输入端In、第一输出端out1和第二输出端out2。每个第一输入端In与移位寄存单元的输出端Gout一一对应连接，第一输出端out1与第一扫描线G11、G21、G31、G41、…、G(m-1)1、Gm1一一对应连接，第二输出端out2与第二扫描线G12、G22、G32、G42、…、G(m-1)2、Gm2一一对应连接。栅极多路选通器用于在一级移位寄存单元输出扫描信号的时间内分时向第一扫描线和第二扫描线传输扫描信号。也就是说，每个栅极多路选通器用于分时地将移位寄存单元输出的信号传递至用于驱动同一行子像素的两条扫描线，例如栅极多路选通器Demux1用于分时地将移位寄存单元SR41的输出端Gout输出的信号分时地传递至第一扫描线G11和第二扫描线G12。其中第一扫描线G11与阵列基板300的一行像素中位于第一像素列的像素连接，第二扫描线G12与该行像素中位于第二像素列的像素连接。

具体地，参考图5，其示出了图4所示栅极驱动电路中栅极多路选通器的一个电路结构示意图。

如图5所示，栅极多路选通器500包括第一输入端In、第一输出端out1、第二输出端out2、第一晶体管M1、第二晶体管M2、第一时钟信号线CK1以及第二时钟信号线CK2。其中，第一输入端In与移位寄存单元的输出端Gout连接，第一晶体管M1的栅极与第一时钟信号线CK1连接，第一晶体管M1的第一极与第一输入端In连接，第一晶体管M1的第二极与第一输出端out1连接。第二晶体管M2的栅极与第二时钟信号线CK2连接，第二晶体管M2的第一极与第一输入端In连接，第二晶体管M2的第二极与第二输出端out2连接。

在上述栅极多路选通器500中，第一晶体管M1和第二晶体管M2的沟道类型相同，第一时钟信号线CK1和第二时钟信号线CK2可以分别输入第一时钟信号和第二时钟信号，第一时钟信号和第二时钟信号互为反相信号。当第一晶体管M1导通时第二晶体管M2截止，栅极多路选通器500将第一输入端In输入的扫描信号传递至第一输出端out1，这时，第一扫描线接收扫描信号，第二扫描线不执行扫描；当第二晶体管M2导通时第一晶体管M1截止，栅极多路选通器500将第一输入端In输入的扫描信号传递至第二输出端out2，这时，第一扫描线不执行扫描，第二扫描线接收扫描信号。

需要说明的是，移位寄存单元的输出端Gout输出的信号为单个脉冲信号，上述第一时钟信号和第二时钟信号的时钟周期可以小于等于该脉冲信号的脉宽，以保证在脉宽时间内完成对一行像素对应的第一扫描线和第二扫描线的扫描，即在一级移位寄存单元输出扫描信号的时间内分时向第一扫描线和第二扫描线传输扫描信号。

在另一些实施例中，栅极多路选通器500中第一晶体管M1和第二晶体管M2的沟道类型不相同，换言之第一晶体管M1和第二晶体管中的一个为P型晶体管，另一个为N型晶体管。这时，第一时钟信号线CK1和第二时钟信号线CK2可以相互电连接，即第一晶体管M1和第二晶体管M2由同一时钟信号控制。同样，第一时钟信号的时钟周期小于等于移位寄存单元的输出端Gout输出的单个脉冲信号的脉宽。

在图4所示栅极驱动电路中，每一级移位寄存单元包括信号输入端IN、第一时钟控制端CLK1、第二时钟控制端CLK2、重置信号端Rst、输出端Gout以及移位信号端Next。其中各级移位寄存单元的第一时钟控制端CLK1、第二时钟控制端CLK2、重置端Rst分别由第一时钟控制信号端CKV11、第一时钟控制信号端CKV12、重置信号端Rest提供控制信号，第一级移位寄存单元SR41的信号输入端IN与启动信号端Stv连接，第二至第m级移位寄存单元SR42至SR4m的信号输入端IN与上一级移位寄存单元的移位信号端Next连接。

在另一些实施例中，上述栅极驱动电路400可以包括第一移位寄存器和第二移位寄存器，第一移位寄存器用于驱动第奇数个扫描线组，第二移位寄存器用于驱动第偶数个扫描线组。同样地，可以在两个移位寄存器中每个移位寄存单元的输出端Gout连接一个如图5所示的栅极多路选通器500，则可以通过在现有的栅极驱动电路中增加电路结构简单的栅极多路选通器500来实现上述阵列基板的显示驱动，有利于触控显示屏窄边框的设计。

请参考图6，其示出了根据本申请提供的阵列基板中的栅极驱动电路的另一个实施例的结构示意图。如图6所示，栅极驱动电路600包括至少一个第一移位寄存器610和至少一个第二移位寄存器620，第一移位寄存器610和第二移位寄存器620分别位于第一扫描线G11、G21、G31、G41、…、G(m-1)1或Gm1的延伸方向上相对的两端，即第一移位寄存器610和第二移位寄存器620分别位于像素阵列10列方向的两个边界的外侧。第一移位寄存器610包括多个级联的移位寄存单元SR611、SR612、SR613、SR614、…、SR61(m-1)，SR61m，每一级第一移位寄存单元SR611、SR612、SR613、SR614、…、SR61(m-1)，SR61m的输出端Gout分别与一条第一扫描线G11、G21、G31、G41、…、G(m-1)1或Gm1连接；第二移位寄存器620包括多个级联的移位寄存单元SR621、SR622、SR623、SR624、…、SR62(m-1)，SR62m，每一级第二移位寄存单元SR621、SR622、SR623、SR624、…、SR62(m-1)，SR62m的输出端Gout分别与一条第二扫描线G12、G22、G32、G42、…、G(m-1)2或Gm2连接，其中m为正整数。

具体地，在图6中，第一移位寄存单元SR611、SR612、SR613、SR614、…、SR61(m-1)、SR61m的输出端Gout依次与第一扫描线G11、G21、G31、G41、…、G(m-1)1、Gm1连接，第二移位寄存单元SR621、SR622、SR623、SR624、…、SR62(m-1)、SR62m的输出端Gout依次与第二扫描线G12、G22、G32、G42、…、G(m-1)2、Gm2连接。则在每一级移位第一移位寄存单元输出扫描信号的时间内对应的第一扫描线接收该扫描信号，完成对一行子像素中位于第一像素列的全部子像素的扫描，在每一级第二移位寄存单元输出扫描信号的时间内对应的第二扫描线接收该扫描信号，完成对一行子像素中位于第二像素列的全部子像素的扫描。

进一步地，图6所示各第一移位寄存单元和各第二移位寄存单元的电路结构与图4所示移位寄存单元类似，包括信号输入端IN、第一时钟控制端CLK1、第二时钟控制端CLK2、重置信号端Rst、输出端Gout以及移位信号端Next。其中各级第一移位寄存单元的第一时钟控制端CLK1、第二时钟控制端CLK2、重置端Rst分别由第一时钟控制信号端CKV1、第二时钟控制信号端CKV2、重置信号端Reset1提供控制信号，第一级第一移位寄存单元SR611的信号输入端IN与启动信号端Stv1连接，第二至第m级第一移位寄存单元SR612至SR61m的信号输入端IN与上一级第一移位寄存单元的移位信号端Next连接；各级第二移位寄存单元的第一时钟控制端CLK1、第二时钟控制端CLK2、重置端Rst分别由第三时钟控制信号端CKV3、第四时钟控制信号端CKV4、重置信号端Reset2提供控制信号，第一级第二移位寄存单元SR621的信号输入端IN与启动信号端Stv2连接，第二至第m级第二移位寄存单元SR622至SR62m的信号输入端IN与上一级第二移位寄存单元的移位信号端Next连接。

需要说明的是，本实施提供的栅极驱动电路600可以逐组驱动上述扫描线组输出栅极驱动信号，并且在驱动每个扫描线组时，可以依次分别驱动第一扫描线和第二扫描线。其中第一时钟控制信号端CKV1和第二时钟控制信号端CKV2用于控制第一扫描线的驱动、第三时钟控制信号端CKV3和第四时钟控制信号端CKV4用于控制第二扫描线的驱动。

从图4和图6可以看出，本申请提供的栅极驱动电路可以分时地向位于一行子像素两侧的第一扫描线和第二扫描线传输扫描信号，即可以分别扫描位于第一像素列的像素和位于第二像素列的像素。在向第一扫描线G11传输扫描信号时，第一扫描线G11和第二扫描线G12之间的一行像素中，位于各第一像素列111的像素接收与其连接的数据线传输的数据信号；在向第二扫描线G12传输扫描信号时，第一扫描线G11和第二扫描线G12之间的一行像素中，位于各第二像素列112的像素接收与其连接的数据线传输的数据信号，由此实现了通过一条数据线分别向相邻的两列像素提供数据信号。则相邻像素组之间的区域无需设置数据线，可以设置与触控电极连接的触控信号线。

为了保证开口率，通常触控信号线可以设置于相邻的两列像素之间的刻缝内，但现有的设计中相邻两列像素之间均设有数据线，若将数据线与触控信号线设置于同一刻缝中时，若触控信号线和数据线同层设置，则二者之间容易产生信号串扰，若将触控信号线与数据线分别设置于不同膜层，则会产生耦合电容，进而影响信号的稳定性。而本申请通过利用一条数据线驱动两列像素显示，相邻像素组之间的刻缝用于设置触控信号线，可以避免数据线与触控信号线之间产生耦合电容以及信号发生串扰，提升了信号的稳定性。

进一步地，在上述实施例的一些可选的实现方式中，触控电极12可以复用为公共电极，公共电极用于向像素阵列提供显示所需的公共电压。进一步地，触控电极12用于在显示阶段输出公共电压信号，在触摸检测阶段输出触控扫描信号。其中公共电压信号可以为一个固定的低电平信号，触控扫描信号可以为周期性的脉冲信号。具体来说，在显示阶段，触控驱动电路13可以向各触控信号线T1、T2、T3、T4、…、Tn-2、Tn-1、Tn提供公共电压信号，各触控电极12接收该公共电压信号；在触摸检测阶段，触控驱动电路13可以依次向多个触控电极12传输触控扫描信号，其中，可以通过向与一个触控电极12连接的多条触控信号线提供触控扫描信号来向该触控电极12传输触控扫描信号。

本申请还提供了一种显示面板。请参考图7，其示出了根据本申请的显示面板的一个实施例的结构示意图。

如图7所示，显示面板700包括阵列基板71和与阵列基板71对向设置的彩膜基板72，其中，阵列基板71可以为上述结合图1至图6描述的阵列基板。阵列基板71上可以包括衬底基板、形成于衬底基板上的像素阵列(图7未示出)和多个触控电极710，该触控电极为第一条状电极710，沿着像素阵列的列方向延伸。

彩膜基板72包括多个第二条状电极720，第二条状电极720的延伸方向与第一条状电极710的延伸方向相互交叉。

可选地，第二条状电极720的延伸方向与第一条状电极710的延伸方向相互垂直。进一步地，多个第二条状电极可以沿像素阵列10的列方向排列，第二条状电极的延伸方向与像素阵列的行方向一致。

在本实施例中，显示面板700还可以包括柔性电路板721。阵列基板71还包括驱动芯片711。彩膜基板72上可以设有触控信号线722，第二触控电极720通过触控信号线722电连接至柔性电路板721，柔性电路板721与驱动电路711电连接，由此，彩膜基板72上与各第二触控电极720电连接的触控信号线722汇聚并电连接至柔性电路板721之后，通过柔性电路板721与驱动芯片711电连接，使得驱动芯片711可以接收第二触控电极720返回的信号。

本申请实施例还提供了一种显示装置，如图8所示，该显示装置800可以为液晶显示装置，如手机，包括上述显示面板700。

可以理解，显示装置还可以包括背光源、导光板，位于阵列基板71和彩膜基板72之间的液晶层、偏振片、保护玻璃等公知的结构，此处不再赘述。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。