最大化输出循环长度的输出反馈型增量总和调制器的制作方法

文档序号:11143464阅读:743来源:国知局
最大化输出循环长度的输出反馈型增量总和调制器的制造方法与工艺
本发明涉及集成电路设计及信号处理的
技术领域
,尤其是应用于无线通信系统的小数分频频率综合器中的一种最大化输出循环长度的输出反馈型增量总和调制器。
背景技术
:近年来,由于超高频射频识别技术(UHFRFID)识别距离远、体积小、存储能力大以及非接触等优势,受到人们的广泛关注。已被广泛应用于物流和交通管理等方面,该技术已与生活息息相关。小数分频频率综合器是射频识别技术中一个重要的研究方向,小数分频频率综合器的相位噪声、杂散等性能决定了系统在通信环境中的通信质量,基于增量总和调制器的小数分频频率综合器能够达到较高的频率分辨率,避免了使用低频晶振引起的带内噪声恶化的情况,通过噪声整形将低频噪声推到高频处减少量化噪声的影响,并且通过随机化输出打破分频比的周期特性降低杂散。增量总和调制器有单环和级联两种结构,单环结构能得到较好的噪声性能但会存在稳定性问题且实现复杂。技术实现要素:本发明的目的是提供一种输出反馈型增量总和调制器,该调制器能够最大化输出循环长度,有效降低小数分频频率综合器的杂散。本发明的目的是这样实现的:一种最大化输出循环长度的输出反馈型增量总和调制器由三个结构相同的输出反馈模块OFM(OutputFeedbackModule)和噪声抵消网络N组成,三个输出反馈模块分别为第一输出反馈模块OFM1、第二输出反馈模块OFM2、第三输出反馈模块OFM3,其调制器具体形式为:输出反馈模块OFM由三输入的累加器E、第三延时单元D3、第四延时单元D4和放大器a组成,累加器E的第一个输入端I1为外部输入,第二个输入端I2与第三延时单元D3的输出相连,第三个输入端I3与放大器a的输出相连;累加器E的输出Q与第三延时单元D3的输入相连;累加器E的输出Y与第四延时单元D4的输入相连,第四延时单元D4的输出与放大器a的输入相连;噪声抵消网络N由两个相同的三输入加法器A1、A2与第一延时单元D1、第二延时单元D2组成,第三输出反馈模块OFM3输出Y3与加法器A2的输入端口B及第二延时单元D2的输入相连,第二延时单元D2的输出与第一延时单元D1的输入和加法器A2的输入端口A相连,第二输出反馈模块OFM2输出Y2与加法器A2的输入端口C相连;加法器A2的输出端口D与加法器A1的输入端口B相连,第一延时单元D1的输出与加法器A1的输入端口A相连,第一输出反馈模块OFM1输出Y1与加法器A1的输入端口C相连;加法器A1的输出端口D为整个调制器的输出Yo;第一输出反馈模块OFM1的输入为外部输入X,第一输出反馈模块OFM1的输出Q1与第二输出反馈模块OFM2的输入相连,第二输出反馈模块OFM2的输出Q2与第三输出反馈模块OFM3的输入相连。本发明的有益效果:⑴输出循环长度大本发明的输出反馈型增量总和调制器采用输出反馈模块,当调制器输入具有nbit分辨率时,输出循环长度达到23n。⑵噪声整形本发明的输出反馈型增量总和调制器采用三级级联(MASH111)结构实现每十倍频60dB的整形效果。附图说明图1为本发明结构示意图;图2为本发明输出反馈模块OFM结构示意图;图3为本发明输出数据图;图4为本发明输出数据频谱图。具体实施方式以下结合附图及实施例对本发明进行详细描述。实施例参阅图1、图2,本发明的三个输出反馈模块分别为OFM1、OFM2、OFM3。OFM1模块中累加器E的输入I1为外部输入X,累加器E的输出Q1与延时单元D3的输入和OFM2模块中累加器E的I1输入端相连,延时单元D3的输出与累加器E的I2输入端相连,累加器E的输出Y1与延时单元D4的输入相连并作为该模块的输出与噪声抵消网络N的加法器A1的输入端口C相连,延时单元D4的输出与放大器a的输入相连,放大器a的输出与累加器E的I3输入端相连;OFM2模块中累加器E的输出Q2与延时单元D3的输入和OFM3模块中累加器E的I1输入端相连,延时单元D3的输出与累加器E的I2输入端相连,累加器E的输出Y2与延时单元D4的输入相连并作为该模块的输出与噪声抵消网络N的加法器A2的输入端口C相连,延时单元D4的输出与放大器a的输入相连,放大器a的输出与累加器E的I3输入端相连;OFM3模块中累加器E的输出Q3与延时单元D3的输入端相连,延时单元D3的输出与累加器E的I2输入端相连,累加器E的输出Y3与延时单元D4的输入相连并作为该模块的输出与噪声抵消网络N的加法器A2的输入端口B及第二延时单元D2的输入相连,延时单元D4的输出与放大器a的输入相连,放大器a的输出与累加器E的I3输入端相连。噪声抵消网络N中延时单元D2的输出与延时单元D1的输入和加法器A2的输入端口A相连,加法器A2的输出端口D与加法器A1的输入端口B相连,延时单元D1的输出与加法器A1的输入端口A相连。当调制器输入X具有nbit分辨率时输入为0~2n-1之间的整数,其所对应的小数为X/(2n-1)。比如,当n=17时,输入X=66037,则所对应对的小数为66037/(217-1)=0.5038。三个结构相同的输出反馈模块OFM1、OFM2、OFM3需要根据调制器的分辨率选择相同的放大系数m,表1列出分辨率n为5~25时放大系数m的取值。表1分辨率n放大系数m5,7,13,17,1916,9,10,12,14,20,22,2438,18,25511,21916,23151519在噪声抵消网络N中,加法器A1、A2所实现的功能为D=B+C-A,输入Y1、Y2、Y3为0或1,输出Yo为-3~4之间的整数,并且输出的量化噪声仅由OFM3贡献。仿真验证得到图3和图4的输出数据图和频谱图,从图3可以得到其输出范围为在-3到4之间,从图4可知其频谱呈现每十倍频60dB的上升对噪声进行整形。当前第1页1 2 3 
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1