本发明涉及一种触控显示面板，且特别涉及一种使用触控和显示驱动器整合(touchwithdisplaydriver，tddi)单一晶片的内嵌式触控显示面板。
背景技术：
触控和显示驱动器整合单一晶片的架构是将显示面板中的数据线以及电性连接至触控电极的触控导线都电性连接至单一晶片，借此这个单一晶片可以同时控制显示与触控两个功能。然而，在非显示区域内，数据线与触控导线会往晶片区汇集，使得这些导线可能会相互重叠，可能会影响导线上的信号传递，此现象会同时影响显示与触控两个功能。因此，如何解决数据线与触控导线在非显示区域中的走线(traceroute)重叠与干涉，为此技术领域的人员所关心的议题。
技术实现要素：
本发明的目的在于提供一种内嵌式触控显示面板，让非显示区域中的导线不会彼此重叠，可以减少在非显示区域内配置感测线与数据线的困难度。
本发明的实施例提出一种内嵌式触控显示面板，具有显示区域与非显示区域。此内嵌式触控显示面板包括第一基板、第二基板、液晶层、多条数据线、多条感测线、多条栅极线以及多个像素结构。多个像素结构设置于显示区域内，其中每个像素结构包括薄膜晶体管的栅极、源极、漏极与半导体层、像素电极与子共同电极,其中，像素电极电性连接至漏极,共同电极形成于显示区域且包含多个触控电极，每一触控电极对应多个像素电极，每一像素电极对应一个子共同电极，在一触控期间子共同电极是作为触控电极的一部分。多个显示垫与多个触控垫设置于所述非显示区域内。每个像素结构的触控电极电性连接至少一条感测线，并且每条感测线电性连接至其中一个触控垫。每条数据线电性连接至其中一个像素结构的薄膜晶体管的源极，并且电性连接至其中一个显示垫。至少一个显示垫是设置于两个触控垫之间，而至少一个触控垫是设置于两个显示垫之间。
在一些实施例中，数据线与感测线在显示区域内是彼此平行，在非显示区域内彼此不重叠。
在一些实施例中，数据线与感测线在显示区域内是沿着内嵌式触控显示面板的法向量彼此部分地重叠。数据线与感测线在显示区域内是由不同金属层所构成。
在一些实施例中，数据线在显示区域内与感测线彼此平行，且数据线与感测线在显示区域内是由相同金属层所构成。
在一些实施例中，至少两条感测线是彼此电性连接后通过导线电性连接至驱动电路的触控垫。
在一些实施例中，触控垫的数目少于显示垫的数目，显示垫与触控垫排列为多个行，其中一个行仅具有部分的触控垫。
在一些实施例中，显示垫是设置于触控垫与显示区域之间。
在一些实施例中，触控垫是设置在显示垫与显示区域之间。
在一些实施例中，触控垫的数目少于显示垫的数目。显示垫与触控垫排列为多个行，其中的第一行仅具有部分的显示垫，第二行具有部分的显示垫与部分的触控垫。
在一些实施例中，上述的第一行设置于显示区域与第二行之间。
在一些实施例中，上述的第二行设置于显示区域与第一行之间。
在一些实施例中，内嵌式触控显示面板还包括设置于非显示区域的驱动电路，其电性连接至显示垫与触控垫。在显示期间，共同电极上的电压维持不变，驱动电路将像素数据通过数据线和薄膜晶体管传送至像素电极。在触控期间，驱动电路根据触控电极上的电压变化产生触控感测信号。
在一些实施例中，内嵌式触控显示面板还包括以下结构。第一金属层形成在第一基板之上，第一金属层包括栅极。第一绝缘层形成在第一金属层之上。半导体层形成在第一绝缘层之上。第二金属层形成在半导体层之上，第二金属层包括源极与漏极。第一透明导电层形成在第一绝缘层之上，第一透明导电层包括像素电极。第二绝缘层形成于第二金属层与第一透明导电层之上。第三金属层形成在第二绝缘层之上，其中感测线在显示区域内属于第三金属层。第三绝缘层设置于第三金属层之上。第二透明导电层形成在第三绝缘层之上，第二透明导电层包括子共同电极。在显示区域内，其中一条感测线通过第三绝缘层的接触孔电性连接至子共同电极的其中一个。
在一些实施例中，内嵌式触控显示面板的结构如下。第一金属层形成在第一基板之上，第一金属层包括栅极。第一绝缘层形成在第一金属层之上。半导体层形成在第一绝缘层之上。第二金属层形成在半导体层之上，第二金属层在显示区域内包括源极与漏极。第一透明导电层形成在第一绝缘层之上，第一透明导电层包括子共同电极。第二绝缘层形成于第二金属层与第一透明导电层之上，并在第一透明导电层上形成接触孔。第三金属层形成在第二绝缘层之上，在显示区域内感测线属于第三金属层。其中一条感测线通过第二绝缘层的接触孔电性连接至子共同电极的其中一个。第三绝缘层设置于第二绝缘层与第三金属层之上。第二透明导电层形成在第三绝缘层之上，第二透明导电层包括像素电极。
在一些实施例中，内嵌式触控显示面板的结构如下。第一金属层形成在第一基板之上，第一金属层包括栅极。第一绝缘层形成在第一金属层之上。半导体层形成在第一绝缘层之上。第二金属层形成在半导体层之上，第二金属层在显示区域内包括源极与漏极。第二绝缘层形成于第二金属层之上，并且第二绝缘层具有第一接触孔。第一透明导电层形成于第二绝缘层之上，第一透明导电层包括子共同电极。第三绝缘层形成于第一透明导电层之上，并且具有第二接触孔与第三接触孔，第二接触孔对应至第一接触孔。第三金属层形成在第三绝缘层之上，在显示区域内感测线属于第三金属层，其中一条感测线通过第三绝缘层的第三接触孔电性连接至子共同电极的其中一个。第二透明导电层形成在第三绝缘层之上，第二透明导电层包括像素电极。像素电极通过第二接触孔与第一接触孔电性连接至漏极。有部分的第二透明导电层形成感测线保护层以覆盖感测线，并且感测线的其中一条与数据线的其中一条在第一基板上的投影至少部分地重叠。
在一些实施例中，每个像素结构还包括以下元件。第一金属层形成在第一基板之上，第一金属层包括栅极。第一绝缘层形成于第一金属层之上。半导体层形成在第一绝缘层之上,半导体层为包含铟、镓和锌的金属氧化物。第二绝缘层形成于半导体层之上,第二绝缘层具有第一接触孔与第二接触孔。第一透明导电层形成于第二绝缘层之上，第一透明导电层包括像素电极。第二金属层形成于第二绝缘层之上,以形成源极、漏极与感测线，源极与漏极并分别通过第一接触孔与第二接触孔与半导体层电性连接,其中漏极电性连接像素电极。第三绝缘层形成于第二金属层之上,并具有第三接触孔。第二透明导电层其形成于第三绝缘层之上，第二透明导电层包括子共同电极,其中一条感测线通过第二绝缘层的第三接触孔电性连接至子共同电极的其中一个。
在一些实施例中，每个像素结构还包括以下元件。半导体层形成在第一基板之上，半导体层包括源极、第一轻参杂区、薄膜晶体管的沟道区、第二轻参杂区与漏极，其中沟道区是形成在第一轻参杂区与第二轻参杂区之间。第一绝缘层形成在半导体层之上，第一绝缘层具有第一接触孔以暴露出源极，以及第二接触孔以暴露出漏极。第一金属层形成于第一绝缘层之上，第一金属层包括栅极。第二绝缘层形成于第一金属层之上，第二绝缘层具有对应至第一接触孔的第三接触孔，以及对应至第二接触孔的第四接触孔。第一透明导电层形成在第二绝缘层之上，第一透明导电层包括像素电极。第二金属层形成在第二绝缘层之上，数据线和感测线在显示区域内属于第二金属层，数据线通过第三接触孔与第一接触孔电性连接至源极，其中第二金属层包括填充结构，填充结构电性连接至像素电极并通过第四接触孔与第二接触孔电性连接至漏极。第三绝缘层形成于第二金属层之上，第三绝缘层具有第五接触孔以暴露出感测线。第二透明导电层形成在第三绝缘层之上，第二透明导电层包括子共同电极，其中一条感测线通过第五接触孔电性连接至子共同电极的其中一个。
在一些实施例中，第一金属层形成在所述第一基板之上，第一金属层包括栅极。第一绝缘层形成在第一金属层之上。半导体层形成在第一绝缘层之上。第一透明导电层形成在第一绝缘层之上，第一透明导电层包括像素电极。第二金属层形成在半导体层之上，第二金属层包括源极与漏极，漏极电性连接至像素电极，感测线与数据线在显示区域内属于第二金属层。其中一条感测线是在两条相邻的数据线之间。第二绝缘层形成于第二金属层与第一透明导电层之上，第二绝缘层具有第一接触孔以暴露出感测线。第三绝缘层设置于第二绝缘层之上，并且具有第二接触孔以对应至第一接触孔。第二透明导电层形成在第三绝缘层之上并通过第二接触孔与第一接触孔电性连接至其中一条感测线，第二透明导电层包括子共同电极。
在一些实施例中，非显示区域还包括信号线转接区与扇出区，信号线转接区位于显示区域与扇出区之间，触控垫与显示垫位于扇出区内。感测线的其中一条包括第一部分与第二部分，第一部分属于第一金属层，第二部分属于第三金属层。内嵌式触控显示面板还包括连接结构，其设置于信号线转接区，耦接至第一部分与第二部分。连接结构包括：第一部分；第二部分；多个绝缘层，其具有多个开口分别暴露出第一部分与第二部分；以及透明导电层，其通过开口分别电性连接至第一部分与第二部分。
在一些实施例中，其中一条感测线的第一部分属于第一金属层，第二部分属于第二金属层。连接结构包括：第一部分；第二部分；多个绝缘层，其具有多个开口分别暴露出第一部分与第二部分；以及透明导电层，其通过开口分别电性连接至第一部分与第二部分。
与现有技术相比，本发明具有如下有益效果：本发明的内嵌式触控显示面板，让非显示区域中的导线不会彼此重叠，可以减少在非显示区域内配置感测线与数据线的困难度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是根据一实施例绘示内嵌式触控显示面板中数据线与感测线的连接示意图。
图2是根据一实施例绘示感测线与驱动电路的连接示意图。
图3a至图3g是根据一些实施例绘示驱动电路上显示垫与触控垫的配置示意图。
图4a是根据一实施例绘示像素结构的俯视图。
图4b是根据另一实施例绘示像素结构的俯视图。
图5a是沿着图4a的切线aa’绘示像素结构的剖面图。
图5b_1是根据另一实施例绘示像素结构的俯视图。
图5b_2是根据另一实施例绘示多个像素结构的俯视图。
图5c是绘示图5b_1中共同电极的电路示意图。
图5d是沿着图5b_1的切线ee’绘示像素结构的剖面图。
图5e是沿着图5b_1的切线ff’绘示像素结构的剖面图。
图5f是沿着图5b_1的切线gg’绘示像素结构的剖面图。
图5g是根据另一实施例绘示像素结构的俯视图。
图5h是沿着图5g的切线ii’绘示像素结构的剖面图。
图5i是沿着图5g的切线jj’绘示像素结构的剖面图。
图5j是沿着图4b的切线hh’绘示像素结构的剖面图。
图5k是根据一实施例绘示像素结构的剖面图。
图5l是根据一实施例绘示像素结构的剖面图。
图6是根据另一实施例绘示像素结构的俯视图。
图7a是沿着图6的切线cc’绘示像素结构的剖面图。
图7b是根据一实施例绘示像素结构的剖面图。
图8a至图8c是沿着图4a的切线bb’绘示连接结构440的剖面图。
图8d至图8i是根据一实施例绘示连接结构580的剖面图。
图9a至图9c是沿着图6的切线dd’绘示连接结构610的剖面图。
图9d至图9g是根据一实施例绘示连接结构的剖面图。
图10a至图10g是根据一实施例绘示形成像素结构的中间程序的俯视图。
具体实施方式
关于本文中所使用的第一、第二、…等，并非特别指次序或顺位的意思，其仅为了区别以相同技术用语描述的元件或操作。另外，关于本文中所使用的耦接，可指两个元件直接地或间接地作电性连接。也就是说，当以下描述第一物件耦接至第二物件时，第一物件与第二物件之间还可设置其他的物件。
图1是根据一实施例绘示内嵌式触控显示面板中数据线与感测线的连接示意图。请参照图1，内嵌式触控显示面板100是一种内嵌式触控(in-cell)的显示面板，也就是说侦测触控用的电极是设置在薄膜晶体管基板上的像素结构之中。
内嵌式触控显示面板100包括显示区域101与非显示区域102。非显示区域102包括了信号线转接区103与扇出区104。在此先说明显示区域101，显示区域101中包括多个像素结构p11～p14、p21～p24、p31～p34、p41～p44(栅极线及数据线相互交叉围绕的区域)；多条沿着x方向(也称第一方向)延伸的栅极线g1～g4；多条沿着y方向(也称第二方向)延伸的数据线d1～d4；以及多条沿着y方向延伸的感测线s1～s4。共同电极形成于显示区域内且经图案化形成多个触控电极,每个触控电极对应多个像素结构,每个像素结构具有一个像素电极并对应一个子共同电极。每个像素结构中都具有一个薄膜晶体管，每条数据线d1～d4会电性连接至对应像素结构中薄膜晶体管的源极，并且每条栅极线g1～g4会电性连接至对应像素结构中薄膜晶体管的栅极。举例来说，像素结构p11具有薄膜晶体管t1，薄膜晶体管t1具有栅极t1g与源极t1s，栅极线g1是电性连接栅极t1g，而数据线d1是电性连接至源极t1s。此外，每个触控电极会通过接触孔ch电性连接其中一条感测线。举例来说，像素结构p11～p14共用触控电极c11，且触控电极c11电性连接至感测线s1；像素结构p21～p24共用触控电极c12，且触控电极c12电性连接至感测线s3；像素结构p31～p34共用触控电极c21，且触控电极c21电性连接至感测线s2；像素结构p44～p44共用触控电极c22，且触控电极c22电性连接至感测线s4。
一个帧(frame)的期间可至少被分为一个或多个显示期间与一个或多个触控期间。在显示期间，触控电极c11、c12、c21、c22会耦接至共同电压，栅极线g1～g4上的电压是用以依序导通像素结构中的薄膜晶体管，驱动电路110会将像素数据通过数据线d1～d4传送至像素结构中的像素电极，借此决定对应像素的灰阶值。而在触控期间，触控电极c11、c12、c21、c22是作为触控感应，用以侦测内嵌式触控显示面板100上的触控操作，驱动电路110会根据触控电极c11、c12、c21、c22上的电压变化产生触控感测信号。换言之，触控操作的解析度是由触控电极的数目与共同电压的变化来决定，而触控操作的解析度会低于显示的解析度。
信号线转接区103位于显示区域101与扇出区104之间。在信号线转接区103中，数据线d1～d4与感测线s1～s4可转接至不同的金属层。例如，感测线s1～s4可以在显示区域101中属于第三金属层，但在扇出区104中属于第一金属层，因此信号线转接区103中具有连接结构以将感测线s1～s4从第三金属层转接至第一金属层，以下会再详细说明连接结构的实施例。此外，在信号线转接区103中也可以设置电路防护元件或者是透明或不透明的导电层，藉此避免静电放电对内嵌式触控显示面板100的损坏。在一些实施例中，信号线转接区103的宽度约为0.5～1个像素结构的宽度，但本发明并不在此限。
在扇出区104中，内嵌式触控显示面板100上设置有驱动电路110，驱动电路110可设置在可挠式(flexible)电路板上，例如在卷带承载封装(tapecarrierpackage，tcp)或晶粒软模封装(chiponfilm，cof)上，或者驱动电路110也可以设置在薄膜晶体管基板上。驱动电路110电性连接至多个显示垫121～124与多个触控垫131～134。显示垫121～124是分别电性连接至数据线d1～d4，而触控垫131～134是分别电性连接至感测线s1～s4。特别的是，在x方向上，其中一个显示垫是设置在两个触控垫之间，而其中一个触控垫是设置于两个显示垫之间。例如，显示垫122是设置于触控垫131与触控垫132之间，且触控垫131是设置于显示垫121与显示垫122之间。在图1的实施例中，显示垫121～124与触控垫131～134是交错地设置。在现有技术中，驱动电路110是连续地配置显示垫121～124，然后再连续地配置触控垫131～134，这使得数据线d1～d4与感测线s1～s4在非显示区域102中会彼此交错。然而，如图1所示，由于显示垫121～124与触控垫131～134是彼此交错地设置，这使得数据线d1～d4与感测线s1～s4在显示区域101内是彼此平行，并且在非显示区域102内彼此不重叠。
在图1中，是每四个像素结构会共用一个触控电极，但在其他实施例中也可以由更多或更少个像素结构来共同一个触控电极。此外，在图1中数据线d1～d4与感测线s1～s4的数目是相同。然而，在一般情况下每个像素结构(也称为子像素)只会显示单一个颜色，而三个子像素才会构成一个像素，这三个子像素通常是沿着x方向排列，因此像素结构在x方向上的解析度会大于在y方向上的解析度。在一些实施例中，可以将至少两条感测线彼此连接后通过导线电性连接驱动电路110上其中一个触控垫。举例来说，请参照图2，图2是根据一实施例绘示感测线与驱动电路的连接示意图。为了简化起见，在图2中并未绘示出数据线、栅极线等导线。在图2的实施例中，触控电极c11、c21、c31中各有27个像素结构(共有3行(row)与9列(column))。感测线s1～s3中的至少一条感测线通过接触孔ch电性连接至触控电极c11，并且感测线s1～s3在信号线转接区103中彼此连接后通过导线201连接至驱动电路110上的触控垫。感测线s4～s6中的至少一条通过接触孔ch感测线电性连接至触控电极c21，并且感测线s4～s6在信号线转接区103中彼此连接后通过导线202连接至驱动电路110上的触控垫。感测线s7～s9中的至少一条感测线通过接触孔ch电性连接至触控电极c31，并且感测线s7～s9在信号线转接区103中彼此连接后通过导线203连接至驱动电路110上的触控垫。在图2的实施例中，感测线s1～s3中有两条感测线通过两个接触孔ch电性连接至触控电极c11，感测线s4～s6中有一条感测线通过一个接触孔ch电性连接至触控电极c21，而感测线s7～s9中有三条感测线通过三个接触孔ch电性连接至触控电极c31。本发明并不限制每个触控电极会电性连接至几条感测线。例如，若有五条感测线通过一个触控电极，则此触控电极可以电性连接至这五条感测线中任意数目的感测线。
在另一个实施例中，对应同一个触控电极上的3条感测线可电性连接至不同行的像素结构。举例来说，感测线s1是电性连接至对应触控电极c11的第一行第一列的像素结构；感测线s2是电性连接至对应触控电极c11的第二行第二列的像素结构；感测线s3是电性连接至对应触控电极c11的第三行第三列的像素结构。感测线s4是电性连接至对应触控电极c21的第一行第四列的像素结构；感测线s5是电性连接至对应触控电极c21的第二行第五列的像素结构；感测线s6是电性连接至对应触控电极c21的第三行第六列的像素结构。感测线s7是电性连接至对应触控电极c31的第一行第七列的像素结构；感测线s8是电性连接至对应触控电极c31的第二行第八列的像素结构；感测线s9是电性连接至对应触控电极c31的第三行第九列的像素结构。
此外，每个像素结构都具有一条数据线，而每一条数据线都会连接至驱动电路110上的一个显示垫。也就是说，显示垫的数目会多于触控垫的数目。在图2的实施例中，每3个显示垫之间都会设置一个触控垫，借此在非显示区域102中感测线与数据线不会彼此重叠。
图3a至图3g是根据一些实施例绘示驱动电路上显示垫与触控垫的配置示意图。为了简化起见，在图3a至图3g中并未绘示数据线与感测线。
请先参照图3a，在一些实施例中，驱动电路110上的显示垫与触控垫沿着y方向排列为第一行301、第二行302与第三行303。其中在第一行301中仅具有触控垫tp，而在第二行302与第三行303仅具有显示垫dp。在此实施例中，所有的触控垫都设置在第一行301，但在其他的实施例中也可以将所有的触控垫排列为多个行。此外，在图3a中，触控垫tp是设置上面，即触控垫tp是设置在显示区域与显示垫dp之间。图3b类似于图3a，驱动电路110上的显示垫与触控垫沿着y方向排列为第一行311、第二行312与第三行313。其中在第二行312与第三行313仅具有显示垫dp，在第一行311中仅具有触控垫tp。然而，在图3b中，触控垫tp是设置在下方，即显示垫dp是设置在显示区域与触控垫tp之间。
在图3c中，驱动电路110上的显示垫与触控垫沿着y方向排列为第一行321与第二行322。其中第一行321仅具有部分的显示垫dp，而第二行322具有部分的显示垫dp与触控垫tp。第一行321是设置在上方，即第一行321是设置在显示区域与第二行322之间。图3d类似于图3c，不同的是，在图3d中参杂有触控垫tp与显示垫dp的第二行332是设置在上方，即第二行332是设置在显示区域与第一行331之间。
在图3e中，显示垫与触控垫沿着y方向排列为第一行341、第二行342、第三行343与第四行344。其中第一行341仅具有触控垫tp，而第二行342、第三行343与第四行344仅具有显示垫dp。此外，在y方向上触控垫tp与显示垫dp是彼此重叠。
在图3f中，触控垫tp是平均地分散在第一行351、第二行352与第三行353上。在同一行中相邻的两个触控垫tp之间则相隔有三个显示垫dp。并且在y方向上触控垫tp不会彼此重叠。
在图3g中，第一行361仅具有触控垫tp，第二行362与第三行363仅具有显示垫dp，而第四行364仅具有触控垫tp。在y方向上，第一行361的触控垫tp并不会重叠于第四行364的触控垫tp，并且第二行362上的显示垫dp并不会重叠于第三行363上的显示垫dp。
在上述图3a至图3g的实施例中，触控垫tp在x方向上的宽度是相同于显示垫dp在x方向上的宽度。但在其他实施例中，触控垫tp在x方向上的宽度也可以大于显示垫dp在x方向上的宽度，本发明并不在此限。值得一提的是，本文中所指的“在x方向上，其中一个显示垫是设置在两个触控垫之间，而其中一个触控垫是设置于两个显示垫之间”涵盖了图3a至图3g的实施例。例如，在图3e中显示垫347在x方向上是位于触控垫345与触控垫346之间，而触控垫346是位于显示垫347与显示垫348之间。以另一个角度来说，显示垫347在x轴上的投影会位于触控垫345与触控垫346在x轴上的两个投影之间，且触控垫346在x轴上的投影是位于显示垫347与显示垫348在x轴上的两个投影之间。对于图3a至图3d、图3f与图3g的解读也可以此类推，并不再赘述。
图4a是根据一实施例绘示像素结构的俯视图，图5a是沿着图4a的切线aa’绘示像素结构的剖面图。请参照图4a，在此以像素结构410为例，像素结构410中具有薄膜晶体管420、像素电极pe与子共同电极com(未绘示于图4a)。薄膜晶体管420具有栅极420g、源极420s与漏极420d。属于第一金属层m1的栅极线430是连接至栅极420g。属于第二金属层m2的数据线431连接至源极420s。属于第三金属层m3的感测线432则会连接至子共同电极com。请同时参照图4a与图5a，第一金属层m1是形成在第一基板sub之上，并且第一金属层m1包括栅极420g。第一绝缘层ins1(也称为栅极绝缘层)是形成在第一金属层m1之上。半导体层420c形成在第一绝缘层ins1之上，作为薄膜晶体管420的通道。第一透明导电层511形成在第一绝缘层ins1之上，第一透明导电层511包括像素电极pe。第二金属层m2形成在半导体层420c之上，第二金属层m2包括源极420s与漏极420d，其中漏极420d是连接至像素电极pe。第二绝缘层ins2形成于第二金属层m2与第一透明导电层511之上。第三金属层m3形成在第二绝缘层ins2之上，感测线432在显示区域101内属于第三金属层m3。第三绝缘层ins3形成于第三金属层m3之上，并且具有接触孔520。第二透明导电层512形成在第三绝缘层ins3之上，第二透明导电层512包括子共同电极com，子共同电极com也包括多个间隙(slit)512s。在显示区域101内，感测线432通过接触孔520电性连接至子共同电极com。如此一来，在显示期间，子共同电极com上会施加共同电压，而子共同电极com与像素电极pe之间的电场可用来控制液晶的旋转方向；在触控期间，子共同电极com可作为触控电极，其上的电压可通过感测线432传送至驱动电路，进而产生触控感测信号。
在图5a的实施例中，子共同电极com是在像素电极pe的上面。然而，在其他实施例中子共同电极com也可以设置在像素电极pe的下面。举例来说，请参照图5b_1与图5c，图5b_1绘示的是图5c中区域540内的两个像素结构，为了区别图5c中的两个子共同电极com，在图5b_1中两个相邻的像素结构所包括的子共同电极被标示为第一子共同电极com1与第二子共同电极com2。当子共同电极com1、com2设置在像素电极pe的下面时，子共同电极com1、com2与第二金属层m2是属于同一层，即子共同电极com1、com2与第二金属层m2都直接接触上述的第一绝缘层ins1，这使得子共同电极com1并不能直接跨越数据线431来连接至子共同电极com2。因此，在一些实施例中还设置了多个金属连接结构(例如金属连接结构535)，其中每一个金属连接结构用以电性连接相邻的两个像素结构中的子共同电极，并且此金属连接结构并不属于第二金属层。在图5b_1的实施例中，这些金属连接结构是属于第三金属层m3。
具体来说，请参照图5b_1、图5d、图5e与图5f，图5d是沿着图5b_1中的切线ee’所绘示像素结构的剖面图，图5e是沿着图5b_1中的切线ff’所绘示像素结构的剖面图，图5f是沿着图5b_1中的切线gg’所绘示像素结构的剖面图。图5d至图5f中类似于图5a的元件并不再重复赘述。在图5d至图5f中，第二金属层m2与第一透明导电层511都是设置于第一绝缘层ins1之上并直接接触第一绝缘层ins1，第一透明导电层511包括了子共同电极com1、com2。第二绝缘层ins2形成于第二金属层m2与第一透明导电层511之上，第二绝缘层ins2具有接触孔530、接触孔531与接触孔534。接触孔531暴露出漏极420d。在同一个像素结构中，接触孔530、534是分别设置于子共同电极的两侧并暴露出此像素结构中的子共同电极。举例来说，子共同电极com1与共子同电极com2的两侧都设置有接触孔530、534。第三金属层m3形成在第二绝缘层ins2之上，在显示区域101内感测线432属于第三金属层m3，感测线432通过接触孔530电性连接至子共同电极com1、com2。此外，第三金属层m3也包括金属连接结构535，金属连接结构535是电性连接至感测线432(也电性连接至子共同电极com1)，并从接触孔530延伸至相邻像素结构中的接触孔534，通过接触孔534电性连接至子共同电极com2。如此一来，相邻的两个子共同电极com1、com2可通过金属连接结构535彼此电性连接。此外，第三绝缘层ins3设置于第二绝缘层ins2与第三金属层m3之上，并且具有对应至接触孔531的接触孔532。第二透明导电层512形成在第三绝缘层ins3之上，第二透明导电层512包括像素电极pe。在一些实施例中，像素电极pe具有多个间隙533。此外，像素电极pe是通过接触孔532、531电性连接至漏极420d。
在图5b_1的实施例中，金属连接结构535是形成在第三金属层m3，但在其他实施例中也可以形成在第一金属层m1中。举例来说，请参照图5g、图5h与图5i。图5h是沿着图5g的切线ii’绘示像素结构的剖面图。图5i是沿着图5g的切线jj’绘示像素结构的剖面图。在此实施例中，第一金属层m1包括栅极420g与金属连接结构563。第一绝缘层ins1具有接触孔561、562以暴露出金属连接结构563。第一透明导电层511包括了子共同电极com1、com2。子共同电极com1通过接触孔561电性连接至金属连接结构563，而金属连接结构563通过接触孔562电性连接至子共同电极com2。如此一来，子共同电极com1、com2会彼此电性连接。第二绝缘层ins2是形成于第二金属层m2与第一透明导电层511之上，并具有接触孔564以暴露出子共同电极com1、com2。第三金属层m3形成于第二绝缘层ins2之上，而属于第三金属层m3的感测线432是通过接触孔564电性连接至子共同电极com1、com2。
另一方面，请参照图5b_2与图5c，在x方向上,子共同电极com1、com2是通过金属连接结构535彼此电性连接。然而，在y方向上,子共同电极并不会跨越同层的第二金属层，因此可直接通过延伸部彼此电性连接。具体来说，在y方向上相邻的子共同电极com1和子共同电极com3是通过延伸部591彼此电性连接；在y方向上相邻的子共同电极com2和子共同电极com4是通过延伸部592彼此电性连接。延伸部591、592会跨越栅极线430，并且在x方向上的宽度会小于子共同电极com1、com2、com3、com4的宽度。
在图4a的实施例中，感测线432是属于第三金属层m3，但在其他实施例中连接至子共同电极com的感测线也可以属于第二金属层m2。举例来说，请参照图4b，为了清楚绘示感测线与数据线的相对位置，在图4b中绘示了两条数据线431与一条感测线550，这两条数据线431是分别属于相邻的两个像素结构。数据线431与感测线550都属于第二金属层m2，并且感测线550是设置于两条数据线431之间。更具体来说，请一并参照图4b与图5j，其中图5j与图5a相似的部分并不再重复赘述。数据线431与感测线550是设置于第一绝缘层ins1之上并在显示区域内属于第二金属层m2。感测线550是位于相邻的两条数据线431之间。第二绝缘层ins2设置于第二金属层m2与透明导电层511之上，第二绝缘层ins2具有第一接触孔551。第三绝缘层ins3设置于第二金属层ins2之上，并且第三绝缘层ins3具有对应第一接触孔551的第二接触孔552。透明导电层512包含有子共同电极com设置于第三绝缘层ins3之上，并且通过接触孔552与接触孔551电性连接至感测线550。
在上述的实施例中，薄膜晶体管的通道为非晶硅，然而在其他实施例中薄膜晶体管的沟道区也可以为多晶硅或者是氧化铟镓锌(indiumgalliumzincoxide，igzo)。例如，请参照图5k，第一基板sub上有第一金属层m1，此第一金属层m1包括了薄膜晶体管的栅极420g。第一绝缘层ins1形成于第一金属层m1之上。半导体层420c形成于第一绝缘层ins1之上，半导体层420c为包含铟、镓和锌的金属氧化物。第二绝缘层ins2形成于半导体层420c之上，并且具有第一接触孔5k_1h与第二接触孔5k_2h以暴露出半导体层420c。第一透明导电层511形成于第二绝缘层ins2之上，第一透明导电层511具有像素电极pe。第二金属层m2也形成于第二绝缘层ins2之上，第二金属层m2包括了数据线431、源极420s、漏极420d、与感测线550。源极420s(数据线431)通过第一接触孔5k_1h电性连接至半导体层420c，而漏极420d电性连接至像素电极pe，并通过第二接触孔5k_2h电性连接至半导体层420c。第三绝缘层ins3形成于第二金属层m2之上，并且具有第三接触孔5k_3h以暴露出感测线550。第二透明导电层512形成于第三绝缘层ins3之上并且包括子共同电极com，子共同电极com通过第三接触孔5k_3h电性连接至感测线550。
另一方面，请参照图5l，图5l中的通道为低温多晶硅(lowtemperaturepoly-silicon，ltps)。具体来说，第一基板sub上形成有半导体层570，半导体层570包括了源极420s、第一轻参杂(lightlydopeddrain，ldd)区ldd1、第二轻参杂区ldd2、沟道区571与漏极420d。沟道区571为多晶硅，其是通过低温(通常低于600℃)的方式来形成。源极420s与漏极420d为重参杂。通道571是形成在第一轻参杂区ldd1与第二轻参杂区ldd2之间。第一轻参杂区ldd1是形成在源极420s与通道571之间，第二轻参杂区ldd2是形成在通道571与漏极420d之间。第一绝缘层ins1形成在半导体层570之上，并且第一绝缘层ins1具有第一接触孔5l_1h与第二接触孔5l_2h以分别暴露出源极420s与漏极420d。第一金属层m1形成于第一绝缘层ins1之上，第一金属层m1具有栅极420g。第二绝缘层ins2形成在第一绝缘层ins1之上，第二绝缘层ins2具有对应至第一接触孔5l_1h的第三接触孔5l_3h，以及对应至第二接触孔5l_2h的第四接触孔5l_4h。栅极521g是位于第三接触孔5e_3h与第四接触孔5e_4h之间。第一透明导电层511形成于第二绝缘层ins2之上，第一透明导电层511具有像素电极pe。第二金属层m2形成于第二绝缘层ins2之上，数据线431与感测线550在显示区域内是属于第二金属层m2，并且数据线431通过第三接触孔5l_3h与第一接触孔5l_1h电性连接至源极420s。第二金属层m2还具有填充结构572，此填充结构572电性连接至像素电极pe，并且通过第四接触孔5l_4h与第二接触孔5l_2h电性连接至漏极420d。第三绝缘层ins3形成于第二金属层m2之上，并且具有第五接触孔5l_5h以暴露出感测线550。第二透明导电层512形成在第三绝缘层ins3之上，并且通过第五接触孔5l_5h电性连接至感测线550。第二透明导电层512具有子共同电极com，子共同电极com具有间隙512s。
当比较图4a与图4b时，由于图4b中的感测线550与数据线431同属于第二金属层m2，属于平行结构无法重叠因此会牺牲掉部分开口率来布置走线,但有助于减少制程成本；而在图4a中由于感测线432与数据线431是属于不同的金属层，走线可以交叠，如此一来，可使像素结构的开口率相对地较大。然而，本发明并不限制要将电性连接至子共同电极的感测线是设置于第二金属层或是第三金属层。
在图4a的实施例中，数据线431与感测线432在内嵌式触控显示面板的法向量上是彼此没有重叠。但由于感测线432是由金属所形成，这样会减少像素结构的开口率(apertureratio)。因此在一些实施例中，数据线431与感测线432在显示区域内可沿着内嵌式触控显示面板的法向量彼此部分地重叠，并且数据线431与感测线432在显示区域内是由不同金属层所构成。举例来说，请参照图6以及图7a。图6是根据另一实施例绘示像素结构的俯视图，图7a是沿着图6的切线cc’绘示像素结构的剖面图。第一金属层m1是形成在第一基板sub之上，并且第一金属层m1包括栅极420g。第一绝缘层ins1是形成在第一金属层m1之上。半导体层420c形成在第一绝缘层ins1之上，作为薄膜晶体管420的沟道区。第一透明导电层511形成在第一绝缘层ins1之上，第一透明导电层511包括像素电极pe。第二金属层m2形成在半导体层420c之上，第二金属层m2包括源极420s与漏极420d，其中漏极420d电性连接至像素电极pe。第二绝缘层ins2形成于第二金属层m2与第一透明导电层511之上。第三金属层m3形成在第二绝缘层ins2之上，感测线432在显示区域101内属于第三金属层m3。第三绝缘层ins3设置于第三金属层m3之上，并且具有接触孔710。第二透明导电层512形成在第三绝缘层ins3之上，第二透明导电层512包括子共同电极com。子共同电极com包括多个间隙512s。在显示区域101内，感测线432通过接触孔710电性连接至子共同电极com。特别的是，在内嵌式触控显示面板的法向量720上，感测线432与数据线431是至少部分地重叠。
在图7a的实施例中，子共同电极com是设置在像素电极pe的上方，但在其他实施例中子共同电极com也可以设置在像素电极pe的下方。举例来说，请参照图7b，图7b与图7a类似，其中相似的元件便不再重复赘述。在图7b的实施例中，第二绝缘层ins2具有接触孔731以暴露出漏极420d。第一透明导电层511是设置于第二绝缘层ins2之上，且第一透明导电层511具有子共同电极com。第三绝缘层ins3设置于第一透明导电层511之上，且具有接触孔732以及接触孔733，其中接触孔732是对应至接触孔731。第三金属层m3是设置于第三绝缘层ins3之上，第三金属层m3具有感测线432，感测线432通过接触孔733电性连接至子共同电极com。第二透明导电层512是设置于第三绝缘层ins3与第三金属层m3之上，第二透明导电层512具有像素电极pe与感测线保护层740。其中像素电极pe具有多个间隙512s，且通过接触孔732与接触孔731电性连接至漏极420d。感测线保护层740是用以覆盖感测线432。值得注意的是，感测线保护层740与像素电极pe是彼此电性绝缘，而感测线保护层740的用途是用以保护感测线432以避免后续工艺的侵蚀。
请参照回图4a，感测线432具有第一部分441与第二部分442。其中第二部分442属于第三金属层m3，但第一部分441可以属于第一金属层、第二金属层或第三金属层。连接结构440是设置于信号线转接区103，用以耦接第一部分441与第二部分442，以下将举多个实施例来详细说明。
图8a是沿着图4a的切线bb’绘示连接结构440的剖面图。在图8a的实施例中，第一部分441是属于第一金属层m1。具体来说，第一部分441是设置于第一基板sub之上。第一绝缘层ins1设置于第一金属层m1之上，且具有第一开口8a_1h以暴露出第一部分441。第二绝缘层ins2设置于第一绝缘层ins1之上，且具有第二开口8a_2h以对应至第一开口8a_1h。第二部分442设置于第二绝缘层ins2之上。第三绝缘层ins3设置于第三金属层m3与第二绝缘层ins2之上，并且具有第三开口8a_3h与第四开口8a_4h。其中第三开口8a_3h是对应至第二开口8a_2h，第四开口8a_4h则暴露出第二部分442。第二透明导电层512设置于第三绝缘层ins3之上，通过第四开口8a_4h电性连接至第二部分442，并且通过第一开口8a_1h、第二开口8a_1h与第三开口8a_3h电性连接至第一部分441。如此一来，第一部分441会电性连接至第二部分442。
图8b是沿着图4a的切线bb’绘示连接结构440的剖面图。请参照图8b，在图8b的实施例中，第一部分441是属于第二金属层m2。具体来说，第一绝缘层ins1设置于第一基板sub之上。第一部分441是设置于第一绝缘层ins1之上。第二绝缘层ins2具有第一开口8b_1h以暴露出第一部分441。第二部分442是设置于第二绝缘层ins2之上。第三绝缘层ins3具有第二开口8b_2h与第三开口8b_3h，其中第二开口8b_2h对应至第一开口8b_1h，第三开口8b_3h暴露出第二部分442。第二透明导电层512通过第三开口8b_3h电性连接至第二部分442，并通过第一开口8b_1h与第二开口8b_2h电性连接第一部分441。
图8c是沿着图4a的切线bb’绘示连接结构440的剖面图。请参照图8b，在图8b的实施例中，第一部分441是属于第三金属层m3。具体来说，第一部分441与第二部分442是设置于第二绝缘层ins2之上。第三绝缘层ins3具有第一开口8c_1h以暴露出第一部分441，以及第二开口8c_2h以暴露出第二部分442。第二透明导电层512通过第一开口8c_1h电性连接至第一部分441，并通过第二开口8c_2h电性连接至第二部分442。
请参照回图4a，在一些实施例中数据线431也可以通过连接结构450转接至第一金属层或第三金属层，或者是维持在第二金属层。连接结构450与连接结构440类似，都是通过透明导电层来电性连接不同的金属层。然而，本领域具有通常知识者当可以根据图8a至图8c的教示而设计出适用数据线的连接结构450。另一方面，在上述图8c的实施例中，虽然第一部分441与第二部分442都属于第三金属层m3，但额外设置连接结构440可以使感测线432与数据线431的阻抗匹配。
另一方面，请参照图4b，其中感测线550包括第一部分581与第二部分582。第二部分582属于第二金属层m2，而第一部分581可以属于第一金属层或第二金属层。连接结构580可以用于将第二部分582耦接至第一部分581。举例来说，请参照图8d，其中第一部分581属于第一金属层m1。具体来说，第一部分581形成于第一基板sub之上。第一绝缘层ins1形成于第一金属层m1之上，并且具有第一开口8d_1h以暴露出第一部分581。第二部分582形成于第一绝缘层ins1之上。第二绝缘层ins2形成于第二金属层m2之上，并且具有第二开口8d_2h与第三开口8d_3h，第二开口8d_2h对应至第一开口8d_1h，第三开口8d_3h暴露出第二部分582。第二透明导电层512形成于第二绝缘层ins2之上，通过第三开口8d_3h电性连接至第二部分582，并通过第一开口8d_2h与第二开口8d_1h电性连接至第一部分581。
另一方面，在图8e的实施例中，第一部分581与第二部分582都属于第二金属层m2。具体来说，第一绝缘层ins1形成于第一基板sub之上，第二金属层m2形成于第一绝缘层ins1之上。第二绝缘层ins2形成于第二金属层m2之上，并且具有第一开口8e_1h与第二开口8e_2h。第一开口8e_1h暴露出第一部分，第二开口8e_2h暴露出第二部分582。第二透明导电层512形成于第二绝缘层ins2之上，通过第一开口8e_1h电性连接至第一部分581，并通过第二开口8e_2h电性连接至第二部分582。
上述的图8d与图8e可适用于图5j的实施例中，但图5k与图5l也可以有相对应的连接结构。举例来说，请参照图8f，连接结构580可适用于图5k的结构。具体来说，第一部分581是形成于第一基板sub之上。第一绝缘层ins1形成于第一金属层m1之上，并且具有第一开口8f_1h以暴露出第一部分581。第二绝缘层ins2形成于第一绝缘层ins1之上，并且具有对应至第一开口8f_1h的第二开口8f_2h。第二部分582形成于第二绝缘层ins2之上。第三绝缘层ins3形成于第二金属层m2之上，并且具有对应至第二开口8f_2h的第三开口8f_3h，以及暴露出第二部分582的第四开口8f_4h。第二透明导电层512形成于第三绝缘层ins3之上，通过第四开口8f_4h电性连接至第二部分582，并通过第三开口8f_3h、第二开口8f_2h与第一开口8f_1h电性连接至第一部分581。
请参照图8g，图8g也可应用于图5k，其中第一部分581属于第二金属层。具体来说，第一绝缘层ins1、第二绝缘层ins2与第二金属层m2是依序形成于第一基板sub上。第一开口8g_1h暴露出第一部分581，第二开口8g_2h暴露出第二部分582。透明导电层512通过第一开口8g_1h电性连接至第一部分581，并通过第二开口8g_2h电性连接至第二部分582。
另一方面，图8h与图8i可应用于图5l的结构。在图8h中，第一金属层m1形成于第一绝缘层ins1之上。第二绝缘层ins2具有第一开口8h_1h以暴露出第一部分581。第二绝缘层ins2具有对应至第一开口8h_1h的第二开口8h_2h，也具有第三开口8h_3h以暴露出第二部分582。透明导电层512通过第三开口8h_3h电性连接至第二部分582，并通过第二开口8h_2h和第一开口8h_1h电性连接至第一部分581。在图8i中，第一部分581与第二部分582都属于第二金属层m2。第三绝缘层ins3具有第一开口8i_1h以暴露出第一部分581，也具有第二开口8i_2h以暴露出第二部分582。透明导电层512通过第一开口8i_1h电性连接至第一部分581，并通过第二开口8i_2h电性连接至第二部分582。
以另一个角度来说，在图8a至图8i的实施例中，连接结构中都具有第一部分、第二部分、多个绝缘层与透明导电层。其中多个绝缘层中具有多个开口以分别暴露出第一部分与第二部分，而透明导电层则分别通过这些开口电性连接至第一部分与第二部分。
请参照图6，在图6的实施例中，感测线432具有第一部分611与第二部分612。第二部分612是属于第三金属层，但第一部分611可属于第一金属层、第二金属层或是第三金属层。连接结构610是设置于非显示区102，用以耦接第一部分611与第二部分612。以下将举多个实施例来说明连接结构610。
请参照图6与图9a，图9a是沿着图6的切线dd’绘示连接结构610的剖面图。在图9a的实施例中，第一部分611是属于第一金属层m1。具体来说，属于第一金属层m1的第一部分611是设置于第一基板sub上。第一绝缘层ins1是设置于第一金属层m1之上且具有第一开口9a_1h以暴露出第一部分611。属于第二金属层m2的金属电极901通过第一开口9a_1h电性连接至第一部分611。金属电极901并不会电性连接至其他同属第二金属层m2的数据线、源极或漏极。属于第一透明导电层511的第一电性连接部分911会电性连接至金属电极901。第一电性连接部分911并不会电性连接至其他同属于第一透明导电层511的像素电极或子共同电极。第二绝缘层ins2具有第二开口9a_2h以暴露出第一电性连接部分911。属于第三金属层m3的第二部分612设置于第二绝缘层ins2之上，并且通过第二开口9a_2h电性连接至第一电性连接部分911。第三绝缘层ins3具有第三开口9a_3h以暴露出第二部分612。属于第二透明导电层512的第二电性连接部分912通过第三开口9a_3h电性连接至第二部分612。第二电性连接部分912并不会电性连接至同属于第二透明导电层512的其他像素电极或子共同电极。如此一来，第二部分612可以通过第一电性连接部分911与金属电极901电性连接至第一部分611。上述的金属电极901与第一电性连接部分911是用以避免连接结构610中的开口太深，而第二电性连接部分912是用以避免第二部分612受到后续工艺的侵蚀。
请参照图6与图9b，在图9b的实施例中，第一部分611是属于第二金属层m2。具体来说，第一绝缘层ins1是设置于第一基板sub上。第一部分611设置于第一绝缘层ins1之上。第二绝缘层ins2具有第一开口9b_1h以暴露出第一部分611。第二部分612是设置于第二绝缘层ins2之上，并且通过第一开口9b_1h电性连接至第一部分611。第三绝缘层ins3具有第二开口9b_2h以暴露出第二部分612。属于第二透明导电层512的电性连接部分921通过第二开口9b_2h电性连接第二部分612。其中，电性连接部分921并没有电性连接至其他同属于第二透明导电层512的像素电极或是子共同电极，电性连接部分921是用以避免第二部分612受到后续工艺的侵蚀。
请参照图6与图9c，在图9c的实施例中，第一部分611与第二部分612都属于第三金属层m3。如图9c所示，第一绝缘层ins1、第二绝缘层ins2、第三金属层m3与第二透明导电层512是依序设置在第一基板sub上。第二透明导电层512是用以避免第三金属层m3受到后续工艺的侵蚀。
此外，在一些实施例中感测线在显示区域内是属于第二金属层，因此连接结构610也可以用以将第二金属层转接至第一金属层。举例来说，请参照图9d，第一部分611是属于第一金属层m1并且形成于第一基板sub之上。第一绝缘层ins1是形成于第一金属层m1之上，并且具有第一开口9d_1h以暴露出第一部分611。第二部分612是属于第二金属层m2并形成于第一绝缘层ins1上。第二部分612通过第一开口9d_1h电性连接至第一部分611。
请参照图9e，在图9e的实施例中，第一部分611与第二部分612都属于第二金属层m2。第一绝缘层ins1、第二金属层m2与第二绝缘层ins2是依序形成于第一基板sub之上。
图9d与图9e的实施例可适用于图5j的结构，但图5l与图5k也可以有各自适用的结构。举例来说，请参照图9f，图9f可应用于图5l的结构。在图9f中，第一部分611属于第一金属层m1，并形成于第一基板sub之上。第一绝缘层ins1形成于第一金属层m1之上并具有第一开口9f_1h以暴露出第一部分611。第二绝缘层ins2具有对应至第一开口9f_1h的第二开口9f_2h。第二部分612属于第二金属层，并通过第二开口9f_2h与第一开口9f_1h电性连接至第一部分611。另一方面，图9g可应用于图5k的结构。在图9g中，第一金属层m1是形成于第一绝缘层ins1之上。第二绝缘层ins2形成于第一金属层m1之上并具有第一开口9g_1h以暴露出第一部分611。第二部分612属于第二金属层m2，并通过第一开口9g_1h电性连接至第一部分611。
在图6的实施例中，数据线431上设置有连接结构620，连接结构620是用以将数据线431转接至第一金属层m1或第三金属层m3，或者是维持在第二金属层m2。本领域具有通常知识者当可依据上述对于连接结构610的描述而设计出连接结构620。在通过连接结构610、620的转接以后，数据线431与感测线432是属于不同的金属层。
请参照图4a与图6，虽然在以上的实施例中，图4a中是应用了连接结构440，而图6是应用了连接结构610，但本发明并不在此限。连接结构440也可以应用在图6的实施例中，而连接结构610也可以应用在图4a的实施例中。另一方面，在这些实施例中，像素电极可以设置在子共同电极之上，或相反。而感测线可以属于第三金属层或是第二金属层。换言之，上述四个选项：感测线属于第三金属层或是第二金属层，感测线432是否覆盖数据线431，像素电极是否在子共同电极之上，应用连接结构440或连接结构610，这些选项可以任意的搭配。此外，本发明也不限制数据线431以及感测线432要转接至第一金属层m1、第二金属层m2或第三金属层m3，较佳的实施例中数据线431以及感测线432在非显示区域102内是属于不同的金属层，如此一来两者之间的间距(pitch)可以缩小。
在上述的实施例中设置有信号线转接区103，其中的连接结构用以将数据线/感测线转接至不同的金属层。然而，在一些实施例中,若面板的解析度需求较低，连接结构的功能可以实作在触控垫以及/或显示垫之中。
在本说明书中提到的内嵌式触控显示面板例如是采用自容式的电容感测方法,也即驱动感测信号以及接收感测信号都是通过感测线传导至触控电极与触控垫。而在本说明书中提到的金属层可为铝、铜、钛、钨等单一金属层或者是钼/铝/钼、钛/铝钛、钛/铜/钛等复合金属层，本发明并不在此限。另一方面，在本说明书中提到的绝缘层可以为氮化硅、氧化硅、氮氧化硅或其他合适的绝缘层，并且在图示中的一层绝缘层可以包含两层以上材料不同且彼此堆叠的绝缘层。此外,在图示中有些接触孔或开口具有垂直的侧壁，而有些接触孔或开口具有倾斜的侧壁，但本领域具有通常知识者当可理解实务上所有的接触孔与开口都具有倾斜的侧壁，本案的图式仅为示意图。在本案提到“接触孔以暴露”时，所指的可以是部分暴露下方的元件，或者是依照需求完全暴露下方的元件，本发明并不在此限。
以下举例说明内嵌式触控显示面板的制作方法。图10a至图10g是根据一实施例绘示形成像素结构的中间程序的俯视图。请同时参照图4a、图5a与图10a，首先形成第一金属层m1。参照图4a、图5a与图10b，接着在第一金属层m1之上形成第一绝缘层ins1(未绘示于图4a与图10b)、半导体层420c、以及在半导体层420c之上的欧姆接触层(未绘示)。半导体层420c可为非晶硅、多晶硅或金属氧化物，本发明不在此限。而欧姆接触层则可为参杂的n型多晶硅或高导电率的金属氧化物，用以电性连接半导体层420c与后续的第二金属层m2。
请参照图4a、图5a与图10c，接着形成第一透明导电层511，此第一透明导电层511包括了像素电极pe。第一透明导电层511可为氧化铟锡(indiumtinoxide，ito)、氧化铟锌(indiumzincoxide,izo)、氧化鍗锡(antimonytinoxide,ato)、氧化氟锡(fluorinetinoxide,fto)或其他导电且透明的材料。
请参照图4a、图5a与图10d，接着形成第二金属层m2，第二金属层m2包括了漏极420d与源极420s。接着在第二金属层m2与第一透明导电层511之上形成第二绝缘层ins2。由于第二绝缘层ins2覆盖整个像素结构，为了简化起见，并未绘示于图10d。
请参照图4a、图5a与图10e，接着形成第三金属层m3。第三金属层m3包括感测线432。
接着，请参照图4a、图5a与图10f，在第三金属层m3上形成第三绝缘层ins3。第三绝缘层ins3具有接触孔520，用以暴露出部分的感测线432。
请参照图4a、图5a与图10g，接着在第三绝缘层ins3之上形成第二透明导电层512。第二透明导电层512通过接触孔520电性连接至感测线432。第二透明导电层512在像素结构内也被当作是子共同电极com，并且具有间隙512s。第二透明导电层512可为氧化铟锡(indiumtinoxide，ito)、氧化铟锌(indiumzincoxide,izo)、氧化鍗锡(antimonytinoxide,ato)、氧化氟锡(fluorinetinoxide,fto)或其他导电且透明的材料。
虽然本发明已经以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许变动与润饰，故本发明的保护范围当视权利要求所界定者为准。