一种功耗控制电路及穿戴类电子产品的制作方法

本实用新型属于系统电路设计技术领域，具体地说，是涉及一种用于控制系统功耗的电路设计。

背景技术：

随着穿戴类电子产品的快速发展和迅速普及，在穿戴类电子产品上集成的功能越来越多，不同类型的传感器、功能芯片等外围器件被越来越多的整合到系统方案中，使得连接主控芯片的通信总线上挂载的外围芯片越来越多。这些外围芯片在通过通信总线与主控芯片连接通信时，为了确保信号传输的稳定性，通常需要在每一根总线上连接上拉电路，如图1所示，例如通过上拉电阻R连接至系统电源VDD，以将高电平信号的电位稳定在统一的VDD电位上，避免信号在传输过程中因受噪声干扰而出现错误。

采用在通信总线上连接上拉电路的系统设计，虽然可以解决信号传输稳定性的问题，但是，为了保证响应速度，上拉电阻R的阻值不能设置得过大，这就导致电子产品在待机时通信总线上会存在微安级的系统漏电。并且，随着通信总线上挂载的外围芯片逐渐增多，系统漏电也会逐渐增大，继而导致电子产品的待机功耗随之增大。

此外，大多数功能芯片的电源端子都是通过供电线路连接至系统电源，接收系统电源提供的工作电压的。当电子产品待机时，为降低系统功耗，这些功能芯片往往处于不工作状态。但是，系统电源在待机期间仍然存在，这就导致供电线路上仍会有微安级的系统漏电存在。并且，随着穿戴类电子产品内部集成的功能芯片的数量的不断增加，这种系统漏电也在逐渐的增大，继而导致电子产品的待机功耗随之增大。

产品待机功耗的增大，导致系统消耗的电量增加，但由于穿戴类电子产品受制于外形设计，其内部所使用的电池的体积不能太大，电池的电能储存能力偏低，因而日渐增大的待机功耗无疑会导致产品工作时间的不断缩短，使得用户在使用时需要频繁充电，严重影响了用户的使用体验。

基于此，如何降低系统功耗，延长产品的待机和工作时间，是目前穿戴类电子产品面临的主要问题之一。

技术实现要素：

本实用新型针对存在系统漏电的电子产品提出了一种功耗控制电路，通过在系统电路中设置储能电容对产品在待机时产生的漏电流进行回收再利用，由此可以补偿一部分因系统待机功耗损失的电能，以延长电子产品的续航时间。

为解决上述技术问题，本实用新型采用以下技术方案予以实现：

本实用新型在一个方面提出了一种功耗控制电路，包括储能电容、主电源电路和控制电路；所述储能电容通过电流分支连接至系统电路在待机时存在漏电流的常规线路上；所述主电源电路连接系统电路中的用电负载，为用电负载提供工作电压；其中，所述储能电容通过放电线路连接至所述主电源电路；所述控制电路在系统电路进入待机状态时，连通所述的电流分支，使所述常规线路中的漏电流经由所述电流分支传送至所述的储能电容，为所述储能电容充电；在系统电路转入运行状态后，所述控制电路切断所述电流分支并连通所述放电线路，通过所述储能电容向所述主电源电路放电，为所述用电负载供电。

进一步的，在所述功耗控制电路还包括连接在所述待机时存在漏电流的常规线路中的第一开关、连接在所述电流分支中的第二开关和连接在所述放电线路中的第三开关；其中，所述控制电路通过控制所述第一开关通断以改变所述常规线路的通断状态，通过控制所述第二开关通断以改变所述电流分支的通断状态，通过控制所述第三开关通断以改变所述放电线路的通断状态。

优选的，所述第一开关和第三开关优选采用N沟道MOS管，分别称为第一N沟道MOS管和第二N沟道MOS管，所述第二开关优选采用P沟道MOS管，称为第一P沟道MOS管；将所述第一N沟道MOS管的源极和漏极连接在所述常规线路中，将所述第一P沟道MOS管的源极和漏极连接在所述电流分支中，将所述第二N沟道MOS管的源极和漏极连接在所述放电线路中；通过所述控制电路输出一路使能信号分别传输至第一N沟道MOS管的栅极、第二N沟道MOS管的栅极和第一P沟道MOS管的栅极；在系统电路待机时，置所述使能信号为低电平，控制第一N沟道MOS管和第二N沟道MOS管截止，第一P沟道MOS管饱和导通，以控制所述储能电容充电；在系统电路转入运行状态后，置所述使能信号为高电平，控制所述第一N沟道MOS管和第二N沟道MOS管饱和导通，第一P沟道MOS管截止，以控制所述储能电容放电，且连通所述常规线路，确保系统电路正常运行。

为了使通过储能电容回馈至主电源电路的电压稳定，本实用新型优选在所述功耗控制电路中进一步设置稳压电路，连接所述的放电线路，接收所述储能电容放电输出的电能，并进行稳压处理后，输出至所述的主电源电路；其中，在所述主电源电路中设置有主电源，所述主电源电路在系统电路转入运行状态后，首先输出所述储能电容释放的电能，为所述用电负载供电，待所述储能电容放电结束后，自动切换至所述主电源为所述用电负载供电。

为了实现储能电容优先放电，本实用新型在所述主电源电路中还设置有供电输出端、第三N沟道MOS管和第二P沟道MOS管，将所述稳压电路的输出端分别与所述第三N沟道MOS管的栅极、漏极以及第二P沟道MOS管的栅极对应连接，将所述第二P沟道MOS管的源极连接所述主电源，第二P沟道MOS管的漏极和第三N沟道MOS管的源极均连接至所述的供电输出端，通过所述供电输出端输出所述用电负载所需的工作电压，或者将所述供电输出端连接至电压转换电路，通过电压转换电路转换输出所述用电负载所需的工作电压，以满足系统电路中各用电负载的用电需求。

进一步的，所述控制电路通过通信总线连接外围芯片，所述常规线路为连接在所述通信总线上的上拉电路；和/或，在所述系统电路中设置有若干待机时进入不工作状态的功能芯片，所述常规线路为连接所述功能芯片的电源端子的供电线路。

本实用新型在又一方面还提出了一种穿戴类电子产品，包括系统电路、储能电容、主电源电路和控制电路；所述储能电容通过电流分支连接至系统电路在待机时存在漏电流的常规线路上；所述主电源电路连接系统电路中的用电负载，为用电负载提供工作电压；其中，所述储能电容通过放电线路连接至所述主电源电路；所述控制电路在系统电路进入待机状态时，连通所述的电流分支，使所述常规线路中的漏电流经由所述电流分支传送至所述的储能电容，为所述储能电容充电；在系统电路转入运行状态后，所述控制电路切断所述电流分支并连通所述放电线路，通过所述储能电容向所述主电源电路放电，为所述用电负载供电。

与现有技术相比，本实用新型的优点和积极效果是：本实用新型针对待机时存在系统漏电的电子产品提出了一种对漏电流进行回收再利用的控制电路，通过对待机时导致系统功耗增加的漏电流进行回收，并为产品自身的系统电路供电，由此可以补偿一部分因系统待机功耗损失的电能，以降低电子产品的总耗电量，提升电能的使用效率，延长电子产品的待机和使用时间。本实用新型的功耗控制电路结构简单，占用PCB板的面积小，尤其适合应用在尺寸受限、电池容量较小的穿戴类电子产品中，以延长该类电子产品的续航时间，改善用户的使用体验。

结合附图阅读本实用新型实施方式的详细描述后，本实用新型的其他特点和优点将变得更加清楚。

附图说明

图1是现有技术中连接在通信总线上的上拉电路的一种实施例的电路原理图；

图2是本实用新型所提出的功耗控制电路的一种实施例的电路原理图；

图3是图2中主电源电路的一种实施例的电路原理图。

具体实施方式

下面结合附图对本实用新型的具体实施方式作进一步详细地说明。

本实施例针对待机时系统电路中存在漏电流的电子产品，提出了一种功耗控制电路，通过对系统电路在待机时产生的漏电流进行回收再利用，以期达到降低系统功耗的设计目的。为了实现待机漏电流的有效回收，本实施例在电子产品的现有系统电路中增设储能电容，并通过电流分支连接至系统电路在待机时存在漏电流的常规线路上，在系统待机时，连通所述的电流分支，将漏电流传送至所述的储能电容，为所述储能电容充电，实现系统漏电流的有效回收。当系统转入运行状态后，切断所述的电流分支，并连通储能电容的放电回路，将储能电容储存的电能释放出来，通过主电源电路输出至系统电路中的用电负载供电，为用电负载供电，由此便可补偿因漏电流而产生的待机功耗，以实现对系统总功耗的有效控制，达到节能降耗的控制效果。

下面结合图2、图3，对本实施例的功耗控制电路的具体电路设计及其工作原理进行详细阐述。

如图2所示，本实施例以连接在主控芯片与外围芯片之间的通信总线上的上拉电路为待机时存在漏电流的常规线路为例进行说明（当然，所述主控芯片也可以是控制电路中的其他通过通信总线与外围芯片连接的芯片，本实施例对此不进行具体限制）。所述通信总线优选为串行总线，例如I²C总线、SPI总线等，图2以I²C总线为例进行说明。主控芯片通过I²C总线与外围芯片连接通信时，为提高信号传输的稳定性，在数据总线SDA和时钟总线SCL上分别连接有上拉电路，例如，数据总线SDA通过上拉电阻R1连接至系统电源VDD，时钟总线SCL通过上拉电阻R2连接至系统电源VDD，上拉电阻R1和系统电源VDD组成第一上拉电路，上拉电阻R2和系统电源VDD组成第二上拉电路。为了在系统电路进入待机状态时能够切断所述的上拉电路，本实施例分别在所述第一上拉电路和第二上拉电路中增设第一开关，例如连接在第一上拉电路中的N沟道MOS管Q11和连接在第二上拉电路中的N沟道MOS管Q21，定义所述N沟道MOS管Q11和N沟道MOS管Q21为第一N沟道MOS管，将其漏极分别通过上拉电阻R1、R2连接至系统电源VDD，源极对应连接至数据总线SDA和时钟总线SCL，以用于对所述第一上拉电路和第二上拉电路进行通断控制。

在所述上拉电路上外接电流分支，并通过所述电流分支连接至储能电容C1、C2。为了对所述电流分支进行通断控制，本实施例在所述电流分支中增设第二开关，如2图所示的第一P沟道MOS管Q12、Q22。具体来讲，可以将第一P沟道MOS管Q12/Q22的源极连接至所述上拉电路，具体可以连接至第一N沟道MOS管Q11/Q12与上拉电阻R1/R2之间，将第一P沟道MOS管Q12、Q22的漏极对应连接至储能电容C1、C2的正极，将储能电容C1、C2的负极接地，通过控制所述第一P沟道MOS管Q12、Q22导通或截止，以改变储能电容C1、C2的充放电状态。

为了将储能电容C1、C2中储存的电能提供给系统电路中的用电负载，以实现回收电能的再利用，本实施例在所述储能电容C1、C2的正极与系统的主电源电路之间还连接有放电线路。在所述放电线路中可以进一步连接第三开关，例如图2中所示的第二N沟道MOS管Q13、Q23，以实现对所述放电线路的通断控制。具体来讲，可以将所述第二N沟道MOS管Q13、Q23的漏极对应连接至储能电容C1、C2的正极，源极连接至主电源电路，通过控制第二N沟道MOS管Q13、Q23饱和导通，以连通储能电容C1、C2的放电回路，将储能电容C1、C2中储存的电能释放至主电源电路。

为了确保通过储能电容C1、C2释放至主电源电路的电压稳定，本实施例优选在储能电容C1、C2的正极与主电源电路之间增设稳压电路，通过稳压电路对储能电容C1、C2输出的电能进行稳压处理后，再传输至所述的主电源电路，以用于为系统电路中的用电负载供电。

将所述第一N沟道MOS管Q11、Q21、第一P沟道MOS管Q12、Q22和第二N沟道MOS管Q13、Q23的栅极分别连接至系统中的控制电路，例如，连接至所述的主控芯片，通过主控芯片输出的使能信号V_EN控制各路MOS管准确通断。为了节约主控芯片的接口资源，本实施例采用N沟道MOS管Q11、Q21作为第一开关，P沟道MOS管Q12、Q22作为第二开关，N沟道MOS管Q13、Q23作为第三开关，将各路MOS管的栅极连接至主控芯片的同一路IO口，利用主控芯片输出的一路脉冲使能信号V_EN即可对各路MOS管实现准确的开关控制。

具体来讲，当主控芯片检测到系统进入待机状态时，置其所述IO口输出的使能信号V_EN为低电平，继而控制第一N沟道MOS管Q11、Q21和第二N沟道MOS管Q13、Q23截止，切断上拉电路和放电线路，并控制第一P沟道MOS管Q12、Q22饱和导通，连通电流分支，使上拉电路中产生的漏电流经由第一P沟道MOS管Q12、Q22传输至储能电容C1、C2，为储能电容C1、C2充电，实现待机漏电流的有效回收。

当主控芯片检测到系统由待机转入正常运行状态时，置其所述IO口输出的使能信号V_EN为高电平，继而控制第一N沟道MOS管Q11、Q21饱和导通，连通上拉电路，使主控芯片与外围芯片可以正常通信，同时控制第一P沟道MOS管Q12、Q22截止，切断所述的电流分支，结束储能电容C1、C2的充电过程，并控制第二N沟道MOS管Q13、Q23饱和导通，连通放电线路，将储能电容C1、C2待机时回收到的电能通过第一P沟道MOS管Q12、Q22传输至主电源电路，为系统中的用电负载供电。

此外，对于系统电路中其他待机时存在系统漏电的常规线路，例如某些功能芯片在待机时不需要工作，但其电源端子由于连接至系统电源，因此在其连接系统电源的供电线路上也会存在待机漏电流。为了将待机时产生的漏电流尽可能多地进行回收再利用，本实施例在除上述通信总线以外的其他待机时存在系统漏电的常规线路上也设置有如图2所示的功耗控制电路，利用回收到的待机漏电弥补系统主电源的能量消耗，以期最大限度地降低系统功耗。

为了使储能电容C1、C2中储存的电能在系统电路转入开机运行状态后能够释放完毕，以便于在下次待机时能够最大限度地回收系统漏电，本实施例设计所述储能电容C1、C2在系统电路转入开机运行状态后先行放电，待储能电容C1、C2中储存的电能释放结束后，再切换至系统原有的主电源供电。

为达到上述控制目的，本实施例在所述功耗控制电路中还设置有第三N沟道MOS管Q14和第二P沟道MOS管Q15，如图3所示。将稳压电路的输入端连接至储能电容C1、C2的正极，稳压电路的输出端分别与第三N沟道MOS管Q14的栅极、漏极以及第二P沟道MOS管Q15的栅极对应连接，将所述第二P沟道MOS管Q15的源极连接至主电源电路中的主电源，第二P沟道MOS管Q15的漏极和第三N沟道MOS管Q14的源极均连接至供电输出端Vout。其工作原理是：当系统电路从待机转入开机运行状态时，由于储能电容C1、C2中储存有电能，因此通过稳压电路输出的电位为高，此高电平作用于第三N沟道MOS管Q14和第二P沟道MOS管Q15的栅极，进而控制第三N沟道MOS管Q14饱和导通，第二P沟道MOS管Q15截止，从而将稳压电路稳压输出的电能传输至供电输出端Vout，以用于为系统电路中的用电负载供电。当储能电容C1、C2中储存的电能释放结束时（即，储能电容C1、C2的正极电压低于稳压电路所要求的输入电压范围的下限值时），通过稳压电路输出的电压为低，此时第三N沟道MOS管Q14截止，第二P沟道MOS管Q15饱和导通，从而切换至主电源向所述供电输出端Vout输出供电。

若通过稳压电路和主电源输出的直流电源能够满足系统电路中各用电负载的用电需求，则可以将所述供电输出端Vout直接连接至各用电负载的电源端子，为各用电负载提供其所需的工作电压。若通过稳压电路和主电源输出的直流电源不能满足所有用电负载的用电需求，则可以将所述供电输出端Vout连接至电压转换电路，通过电压转换电路转换输出各用电负载所需的工作电压，以满足各用电负载的用电需求。

在本实施例中，所述第一N沟道MOS管Q11、Q21、第一P沟道MOS管Q12、Q22、第二N沟道MOS管Q13、Q23、第三N沟道MOS管Q14和第二P沟道MOS管Q15也可以采用其他具有开关作用的开关元件进行功耗控制电路的具体设计，本实施例并不仅限于以上举例。

本实施例针对多总线、多外围芯片的便携式电子产品，例如穿戴类电子产品等，提出了一种漏电流回收再利用的控制策略，通过对系统待机时产生的漏电流进行回收并在系统运行后进行再利用，从而有效提升了电子产品的电能使用效率，延长了产品的待机和使用时间。

当然，上述说明并非是对本实用新型的限制，本实用新型也并不仅限于上述举例，本技术领域的普通技术人员在本实用新型的实质范围内所做出的变化、改型、添加或替换，也应属于本实用新型的保护范围。