基于最大时域瞬态噪声的板级电源分配网络去耦设计方法与流程

本发明属于电子电路技术领域，涉及一种板级电源分配网络去耦设计方法，具体涉及基于最大时域瞬态噪声的板级电源分配网络去耦电容的选择方法，可用于高速电路板设计中的电源噪声的抑制。

背景技术：

电源分配网络(Power Distribution Network,PDN)是稳压器的输出电流流入芯片电源引脚的电流路径，高阻抗的PDN设计会引入较大的电压波动，形成电源噪声，电源噪声会影响电路的稳定性，甚至导致电路无法正常工作。合理的电源分配网络去耦设计能够有效的抑制电源噪声，确保电源纹波噪声满足噪声容限，因此，对电源分配网络去耦设计的研究成为一个重要的研究领域。电源分配网络包括芯片级电源分配网络、封装级电源分配网络、板级电源分配网络，鉴于当今高速芯片内部大都集成了芯片级、封装级电源分配网络的去耦设计，因此，硬件工程师只需对板级电源分配网络的去耦设计进行研究。

目前对PDN去耦设计的研究主要集中在频域，以频域目标阻抗作为去耦标准，添加去耦电容使PDN频域阻抗小于目标阻抗，该过程的关键在于去耦电容种类及数量的确定，然而，频域PDN去耦设计会导致过度设计问题。例如，初秀琴，李伟哲等在授权公告号为CN 102419790 B，名称为“基于快速电容器选择算法的电源分配网络设计方法”的专利中，公开了一种通过电容的自谐振频率选择去耦电容的方法，该方法首先找出第一个不满足频域目标阻抗的频率点，选择自谐振频率最接近该频率点的电容作为去耦电容，重复以上操作，直到在整个去耦频率范围内，所有的频率点的频域阻抗均小于目标阻抗为止。通过该方法可以快速配置去耦网络，使电源噪声满足要求，然而，该方法并没有考虑电容的品质因数及去耦频率点的选择对配置去耦电容网络的影响，从而会导致选择的去耦电容数量较多，过度设计严重。为了克服以上不足，刘洋，原玉章等在授权公告号为CN 104112048 B，名称为“基于最大反谐振点的电源分配网络去耦电容器选择方法”的专利申请中，公开了一种通过最大反谐振点及品质因数选择去耦电容的方法，该方法首先找到频域阻抗幅值超过频域目标阻抗最大的频率点作为第一个去耦点，选择谐振频率最接近该频率点且品质因数最小的电容作为去耦电容。通过该方法进一步减少了去耦电容的个数，减轻了过度设计，然而，频域去耦设计在假设最坏电流发生在关心频段的任何频率点的前提下求得目标阻抗，而实际的电流在不同频率点的分量不同，并不会在每一个频率点处的电流分量都达到最坏电流，因此，以该方法获得的目标阻抗作为参考进行PDN去耦设计必然会导致过度设计问题。

为了克服频域设计中存在的不足，Mushui Zhan，Hongzhou Tan等在其发表的“New Power Distribution Network Design Method for Digital Systems Using Time-Domain Transient Impedance”(IEEE Transactions on Components Packaging and Manufacturing Technology,2013)论文中提出了基于时域瞬态阻抗的电源分配网络去耦设计方法，这种技术定义了输入为三角脉冲条件下的理想电容，理想电感及理想电阻的时域瞬态阻抗，通过添加去耦电容使PDN时域瞬态阻抗小于目标阻抗，在满足同等电源噪声的条件下，获得了比传统频域目标阻抗法所需去耦电容更少的去耦方案。但是，没有对去耦时间范围进行限定，也未给出去耦电容的选择标准、各类去耦电容数量的计算方法，需要设计者根据经验确定去耦时间范围并选择去耦电容，确定电容数量，实际可操作性不强。

综上所述，现有的频域PDN去耦设计方法存在过度设计问题，而现有的时域PDN去耦设计方法存在可操作性差的问题。

技术实现要素：

本发明的目的在于针对上述现有技术存在的不足，提出了一种基于最大时域瞬态噪声的板级电源分配网络去耦设计方法，用于解决现有频域PDN去耦设计中存在的过度设计和时域PDN去耦设计中存在的可操作性差的技术问题。

为了实现上述目的，本发明采用的技术方案，包括如下步骤：

(1)计算板级电源分配网络的时域目标阻抗Z_{time_tar}，具体实现步骤为：

1a)建立理想电容C、理想电感L和理想电阻R串联的去耦电容模型；

1b)给去耦电容模型输入上升沿为T_r、幅度为I_ave的板级阶跃电流I(t)，其中，h_n(t)为上升沿为2^n-1T_r，幅度为I_ave的三角脉冲电流，n为三角脉冲电流的序号，t为板级阶跃电流I(t)的作用时间，其范围为[0,2^n-1T_r]；

1c)计算已输入板级阶跃电流I(t)的去耦电容模型的时域瞬态阻抗Z_cap(t)，并利用时域瞬态阻抗Z_cap(t)，计算已输入板级阶跃电流I(t)的去耦电容模型的电压噪声V_cap(t)，V_cap(t)＝Z_cap(t)×I(t)；

1d)对板级阶跃电流I(t)的作用时间范围[0,2^n-1T_r]进行分解，得到[0,T_r]...(2^n-2T_r,2^n-1T_r]个子区间，并将去耦电容模型的电压噪声V_cap(t)在各子区间的最大值V_cap(T_r)...V_cap(2^n-1T_r)定义为各子区间对应的去耦电容模型的最大时域瞬态噪声；

1e)令各子区间对应的去耦电容模型的最大时域瞬态噪声均小于已给定的板级电源分配网络的噪声容限V_ripple,再利用各最大时域瞬态噪声及已给定的板级电源分配网络的噪声容限V_ripple，推导板级电源分配网路的时域目标阻抗Z_{time_tar},

(2)计算板级电源分配网络的时域去耦时间范围和时域去耦时间点，实现步骤为：

2a)建立理想电压源V_dd，等效电感L_vrm与等效电阻R_vrm串联的稳压器模型；

2b)给稳压器模型输入上升沿为T_r、幅度为I_ave的板级阶跃电流I(t)，其中，h_n(t)为上升沿为2^n-1T_r，幅度为I_ave的三角脉冲电流，n为三角脉冲电流的序号，t为板级阶跃电流I(t)的作用时间，其范围为[0,2^n-1T_r]；

2c)计算已输入板级阶跃电流I(t)的稳压器模型等效电感L_vrm的时域瞬态阻抗Z_vrmL(t)，并利用时域瞬态阻抗Z_vrmL(t)，计算稳压器模型等效电感L_vrm的电压噪声V_vrmL(t)，V_vrmL(t)＝Z_vrmL(t)×I(t)；

2d)对板级阶跃电流I(t)的作用时间范围[0,2^n-1T_r]分解，得到[0,T_r]...(2^n-2T_r,2^n-1T_r]个子区间，将稳压器模型等效电感L_vrm的电压噪声V_vrmL(t)在各子区间的最大值V_vrmL(T_r)...V_vrmL(2^n-1T_r)定义为各子区间对应的稳压器模型等效电感L_vrm的最大时域瞬态噪声,并将该最大时域瞬态噪声的时间点定义为时域去耦时间点；

2e)令各子区间对应的稳压器模型等效电感L_vrm的最大时域瞬态噪声均小于已给定的板级电源分配网络的噪声容限V_ripple，再利用各最大时域瞬态噪声及给定的板级电源分配网络的噪声容限V_ripple，推导去耦截止时间T_roff，得到板级电源分配网络的时域去耦时间范围为[T_r,T_roff]；

(3)根据步骤2a)中建立的稳压器模型，计算稳压器模型在板级电源分配网络的时域去耦时间范围[T_r,T_roff]内的时域瞬态阻抗Z_vrm(t)；

(4)选择待去耦级电源分配网络时域去耦时间点：在所有的时域去耦时间点中,选择稳压器模型的时域瞬态阻抗Z_vrm(t)大于板级电源分配网络的时域目标阻抗Z_{time_tar}的时域去耦时间点,作为待去耦板级电源分配网络时域去耦时间点；

(5)选择板级电源分配网络去耦电容，实现步骤为：

5a)计算给定电容库中所有电容在待去耦板级电源分配网络时域去耦时间点中最小时域去耦时间点处的时域瞬态阻抗,得到给定电容库中各个电容最小时域去耦时间点处的时域瞬态阻抗；

5b)从各个电容最小时域去耦时间点处的时域瞬态阻抗中选择最小时域瞬态阻抗对应的电容作为备选去耦电容；

5c)判断选择的备选去耦电容的数量：若选择的备选去耦电容为一个，则将该备选去耦电容作为去耦电容，并执行步骤5d)；若选择的备选去耦电容为多个，则从这些备选去耦电容中选择时域瞬态阻抗曲线平缓的电容作为去耦电容；

5d)计算最小时域去耦时间点处所需的去耦电容的数量N_C；

5e)对除最小时域去耦时间点的其他待去耦板级电源分配网络时域去耦时间点，重复执行步骤5a)～5d)，得到其他待去耦板级电源分配网络时域去耦时间点处所需的去耦电容及去耦电容数量N_C；

5f)将所有去耦电容并联，实现对板级电源分配网络去耦设计。

本发明与现有技术相比，具有以下优点：

第一，本发明在对板级电源分配网络输入实际电流的前提下，计算时域目标阻抗，并以计算出的时域目标阻抗作为参考对板级电源分配网络进行去耦设计，减少了去耦电容数量，与现有的频域去耦设计方法相比，有效地简化了去耦网络。

第二，本发明由于计算了板级电源分配网络的时域去耦时间范围和时域去耦时间点，并给出了去耦电容选择的详细步骤及去耦电容的数量计算方法，降低了对电路设计者素质的要求，增强了可操作性。

附图说明

图1为本发明的实现流程图；

图2为采用本发明方法得到的板级电源分配网络电压仿真图。

具体实施方式

以下结合附图和实施例，对本发明进行进一步详细描述：

参照图1，一种基于最大时域瞬态噪声的板级电源分配网络去耦设计方法，包括以下步骤：

步骤1,计算板级电源分配网络的时域目标阻抗Z_{time_tar}，具体实现步骤为：

步骤1a)建立理想电容C、理想电感L和理想电阻R串联的去耦电容模型；

步骤1b)给去耦电容模型输入上升沿为T_r、幅度为I_ave的板级阶跃电流I(t)，其中，h_n(t)为上升沿为2^n-1T_r，幅度为I_ave的三角脉冲电流，n为三角脉冲电流的序号，t为板级阶跃电流I(t)的作用时间，其范围为[0,2^n-1T_r]。

一般情况下，芯片的开关电流可近似为周期性三角波，经芯片级与封装级电容的去耦作用，板级电流为上升时间为T_r的阶跃电流I(t)，其可由一系列三角脉冲电流近似合成所示，I(t)可表示为

其中，u(t)为单位阶跃信号。

步骤1c)计算已输入板级阶跃电流I(t)的去耦电容模型的时域瞬态阻抗Z_cap(t)，并利用时域瞬态阻抗Z_cap(t)，计算已输入板级阶跃电流I(t)的去耦电容模型的电压噪声V_cap(t)，V_cap(t)＝Z_cap(t)×I(t)；

去耦电容模型的时域瞬态阻抗Z_cap(t)的表达式为：

已输入板级阶跃电流I(t)的去耦电容模型的电压噪声V_cap(t)的表达式为：

步骤1d)对板级阶跃电流I(t)的作用时间范围[0,2^n-1T_r]进行分解，得到[0,T_r]...(2^n-2T_r,2^n-1T_r]个子区间，并将去耦电容模型的电压噪声V_cap(t)在各子区间的最大值V_cap(T_r)...V_cap(2^n-1T_r)定义为各子区间对应的去耦电容模型的最大时域瞬态噪声。

当对去耦电容模型输入h_n(t)的三角脉冲电流时，去耦电容模型的电压噪声V_capn(t)表达式为：

如果将区间[0,2^n-1T_r]分解为[0,T_r]...(2^n-2T_r,2^n-1T_r]个子区间分别考察电压噪声V_capn(t)，可重新写作：

由上式可见，在各子区间内，V_capn(t)均随着时间t增加而单调递增，且在时间终点处取得最大值。

根据线性叠加原理，当电容模型输入电流为I(t)时，去耦电容模型的电压噪声表达式为：

V_cap(t)同样满足在各子区间内随着时间t增加而单调递增，且在各子区间的时间终点处取最大值，并将去耦电容模型的电压噪声V_cap(t)在各子区间的最大值V_cap(T_r)...V_cap(2^n-1T_r)定义为各子区间对应的去耦电容模型的最大时域瞬态噪声。

步骤1e)令各子区间对应的去耦电容模型的最大时域瞬态噪声均小于已给定的板级电源分配网络的噪声容限V_ripple,再利用各最大时域瞬态噪声及已给定的板级电源分配网络的噪声容限V_ripple，推导板级电源分配网路的时域目标阻抗

为了保证电压噪声小于板级电源分配网络的噪声容限V_ripple，只需保证最大时域瞬态噪声小于板级电源分配网络的噪声容限V_ripple，因此，只要保证t＝2^n-1T_r(n＝1,2,3…)时刻的电压小于V_ripple即可满足板级PDN的设计要求，即

化简可得

步骤2，计算板级电源分配网络的时域去耦时间范围和时域去耦时间点，实现步骤为：

步骤2a)建立理想电压源V_dd，等效电感L_vrm与等效电阻R_vrm串联的稳压器模型；

步骤2b)给稳压器模型输入上升沿为T_r、幅度为I_ave的板级阶跃电流I(t)，其中，h_n(t)为上升沿为2^n-1T_r、幅度为I_ave的三角脉冲电流，n为三角脉冲电流的序号，t为板级阶跃电流I(t)的作用时间，其范围为[0,2^n-1T_r]；

步骤2c)计算已输入板级阶跃电流I(t)的稳压器模型等效电感L_vrm的时域瞬态阻抗Z_vrmL(t)，并利用时域瞬态阻抗Z_vrmL(t)，计算稳压器模型等效电感L_vrm的电压噪声V_vrmL(t)，V_vrmL(t)＝Z_vrmL(t)×I(t)；

根据由于板级阶跃电流I(t)是由一系列三角脉冲电流h_n(t)合成，理论上需要考虑所有三角脉冲电流对电源噪声的影响，但实际上，当三角脉冲电流的上升时间大于一定门限时，即使不添加任何去耦电容,稳压器也可保证板级电源分配网路的电压噪声满足要求。

对于稳压器模型来说，电感是引起电压波动的主要原因，因此，在计算稳压器电压噪声时，只考虑等效电感时域瞬态阻抗影响。稳压器模型等效电感L_vrm的时域瞬态阻抗Z_vrmL(t)的表达式为：

计算稳压器模型等效电感L_vrm的电压噪声V_vrmL(t)的表达式为：

步骤2d)对板级阶跃电流I(t)的作用时间范围[0,2^n-1T_r]分解，得到[0,T_r]...(2^n-2T_r,2^n-1T_r]个子区间，将稳压器模型等效电感L_vrm的电压噪声V_vrmL(t)在各子区间的最大值V_vrmL(T_r)...V_vrmL(2^n-1T_r)定义为各子区间对应的稳压器模型等效电感L_vrm的最大时域瞬态噪声,并将该最大时域瞬态噪声的时间点定义为时域去耦时间点；

当对稳压器模型输入电流形式为h_n(t)的三角脉冲电流时，稳压器模型等效电感的电压噪声V_vrmLn(t)表达式为：

如果将区间[0,2^n-1T_r]分解为[0,T_r]...(2^n-2T_r,2^n-1T_r]个子区间分别考察电压噪声V_capn(t)，可重新写作

由上式可见，在各子区间内，V_vrmLn(t)不随t变化。

根据线性叠加原理，当对稳压器模型输入电流为I(t)时，稳压器模型的电压噪声表达式为：

V_vrmL(t)同样满足在各子区间内不随t而变化，为了方便研究，我们认为其在各子区间的时间终点处取最大值，并将稳压器模型等效电感的电压噪声V_vrmL(t)在各子区间的最大值V_vrmL(T_r)...V_vrmL(2^n-1T_r)定义为各子区间对应的稳压器模型的最大时域瞬态噪声。

步骤2e)令各子区间对应的稳压器模型等效电感L_vrm的最大时域瞬态噪声均小于已给定的板级电源分配网络的噪声容限V_ripple，再利用各最大时域瞬态噪声及给定的板级电源分配网络的噪声容限V_ripple，推导去耦截止时间T_roff，得到板级电源分配网络的时域去耦时间范围为[T_r,T_roff]；

为了保证电压噪声小于板级电源分配网络的噪声容限V_ripple，只需保证最大时域瞬态噪声小于板级电源分配网络的噪声容限V_ripple，因此，只要保证t＝2^n-1T_r(n＝1,2,3…)时刻的电压小于V_ripple即可满足板级PDN的设计要求，即

化简可得

通过上式可知，对于上升时间大于门限T_roff的三角脉冲电流，其对电压噪声的影响可以忽略。因此，只需要考虑[T_r,T_roff]时间范围内的三角脉冲电流。

步骤3,根据步骤2a)中建立的稳压器模型，计算稳压器模型在板级电源分配网络的时域去耦时间范围[T_r,T_roff]内的时域瞬态阻抗Z_vrm(t)；

稳压器模型的时域瞬态阻抗Z_vrm(t)的表达式为：

步骤4,选择待去耦板级电源分配网络时域去耦时间点：在所有的时域去耦时间点中,选择稳压器模型的时域瞬态阻抗Z_vrm(t)大于板级电源分配网络的时域目标阻抗Z_{time_tar}的时域去耦时间点,作为待去耦板级电源分配网络时域去耦时间点；

步骤5,选择板级电源分配网络去耦电容，实现步骤为：

步骤5a)计算给定电容库中所有电容在待去耦板级电源分配网络时域去耦时间点中最小时域去耦时间点处的时域瞬态阻抗,得到给定电容库中各个电容最小时域去耦时间点处的时域瞬态阻抗；

步骤5b)从各个电容最小时域去耦时间点处的时域瞬态阻抗中选择最小时域瞬态阻抗对应的电容作为备选去耦电容；

步骤5c)判断选择的备选去耦电容的数量：若选择的备选去耦电容为一个，则将该备选去耦电容作为去耦电容，并执行步骤5d)；若选择的备选去耦电容为多个，则从这些备选去耦电容中选择时域瞬态阻抗曲线平缓的电容作为去耦电容；

步骤5d)计算最小时域去耦时间点处所需的去耦电容的数量N_C；

去耦电容的数量N_C的表达式为：

其中,Z_min表示去耦电容在最小时域去耦时间点处的时域瞬态阻抗值,Z_{time_tar}表示时域目标阻抗，ceil[·]表示取大于或者等于括号内数值的最小整数。

步骤5e)对除最小时域去耦时间点的其他待去耦板级电源分配网络时域去耦时间点，重复执行步骤5a)～5d)，得到其他待去耦板级电源分配网络时域去耦时间点处所需的去耦电容及去耦电容数量N_C；

步骤5f)将所有去耦电容并联，实现对板级电源分配网络去耦设计。

以下结合仿真实验，对本发明的技术效果进行详细描述：

1、仿真条件：

本发明供电电压V_dd采用当前高速微处理器典型的内核电压1.2V，设置电压噪声容限V_ripple为0.06V，板级阶跃电流I(t)的幅度为10A，上升时间为50ns，稳压器模型的等效电感和等效电阻分别设置成典型值L_vrm＝30nH和R_vrm＝1mΩ。本实验中进行去耦设计所使用的电容库如表1所示。

表1

2、仿真内容

通过matlab软件对本发明和现有频域去耦设计方法进行仿真，仿真选取的去耦电容种类及数量如表2所示；通过ADS软件对添加本发明所选取的去耦电容的板级电源分配网络电压进行仿真，其结果如图2所示。

3、仿真结果分析：

参照图2，本发明添加去耦电容后板级电源分配网络的电压仿真结果，横坐标为时间，纵坐标为板级电源分配网络输出电压，可以看出添加去耦电容后板级电源分配网络最大电压噪声为0.016V，小于电压噪声容限0.06V，证明本发明可以正确选择去耦电容，设计出满足电压噪声容限的板级PDN去耦网络，解决了现有时域去耦设计方法中存在的可操作性差的问题。

表2为本发明和现有频域去耦设计方法选取的去耦电容种类及数量对比，可以看出，本发明使用去耦电容种类为2种，电容个数为15个；现有频域去耦设计方法使用去耦电容种类为11种，电容个数为122个，通过对比发现，本发明使用去耦电容种类和数量更少，减轻了现有频域去耦设计方法的过度设计问题。

表2

从图2和表2可以得出，本发明与现有的频域PDN去耦设计方法相比，减少了去耦电容数量，简化了去耦网络，而与现有的时域PDN去耦设计方法相比，提高了可操作性。