基于FPGA重构技术的CPU测试系统及方法与流程

文档序号:11406988阅读:287来源:国知局

本发明涉及cpu测试技术领域,尤其涉及一种基于fpga重构技术的cpu测试系统及方法。



背景技术:

随着我们国家信息化技术的发展,对高集成、自主可控的要求不断提高,使得国产cpu(中央处理器)的研发势在必行。对于新设计的国产cpu而言,对其进行充分的测试是必不可少的,但是,由于新设计的cpu的测试项目繁多,测试工序复杂,导致新设计的cpu到技术成熟阶段需要花费较长时间来测试验证,测试效率低。



技术实现要素:

本发明的目的在于通过一种基于fpga重构技术的cpu测试系统及方法,来解决以上背景技术部分提到的问题。

为达此目的,本发明采用以下技术方案:

一种基于fpga重构技术的cpu测试系统,其包括测试机台模块、fpga模块、开关电路模块以及待测cpu模块;所述测试机台模块与fpga模块连接;所述fpga模块与开关电路模块连接;所述开关电路模块与测试机台模块、待测cpu模块连接;所述待测cpu模块与测试机台模块连接。

特别地,所述测试机台模块包括测试机台和上位机;所述fpga模块包括可重构fpga、jtag连接器、第一flash(闪存)和第二flash;所述待测cpu模块包括国产cpu、电平转换芯片模块及cpu功能接口模块;其中,所述上位机与测试机台连接,所述测试机台与可重构fpga、国产cpu及开关电路模块连接;所述测试机台用于为所述国产cpu提供电源信号、时钟信号、复位信号,为可重构fpga提供电源、时钟、控制信号、重配置信号,为开关电路模块提供控制信号,并通过维护输入输出接口连接可重构fpga;所述国产cpu的一端连接电平转换芯片模块,另一端通过维护输入输出接口和jtag接口连接开关电路模块;所述cpu功能接口模块与电平转换芯片模块连接;所述可重构fpga通过维护输入输出接口/jtag接口与开关电路模块连接;所述jtag连接器通过jtag接口与可重构fpga连接;所述第一flash通过并口与可重构fpga连接;所述第二flash通过spi总线连接可重构fpga;所述jtag连接器用于对可重构fpga烧写初始功能逻辑;所述第一flash用于存放国产cpu的外设功能接口测试程序,在对国产cpu进行外设功能接口测试时,通过开关电路模块调用第一flash中的外设功能接口测试程序;所述第二flash用于存放可重构fpga的若干功能逻辑,测试机台通过重配置信号选择第二flash中需要加载进可重构fpga中的逻辑。

基于上述cpu测试系统,本发明还公开了一种基于fpga重构技术的cpu测试方法,其包括如下步骤:

步骤s101、国产cpu作为待测芯片,放入待测位置;

步骤s102、通过上位机对测试机台进行开启操作,实现测试机台对待测cpu模块和fpga模块的上电操作,并给出时钟和复位信号;

步骤s103、通过jtag连接器对可重构fpga进行初始逻辑烧写;

步骤s104、上位机控制测试机台给可重构fpga重配置信号,选择第二flash中对应的逻辑加载到可重构fpga中;

步骤s105、测试机台输出控制信号给开关电路模块,开关电路模块调取第一flash中预存的国产cpu的外设功能接口测试程序并通过维护输入输出接口发送给国产cpu,通过上位机启动测试;

步骤s106、上位机启动测试后,测试结果依次通过开关电路模块、可重构fpga、测试机台输出给上位机,上位机判断测试结果是否通过,若通过,则显示通过的提示,若未通过,则上位机输出详细测试结果;

步骤s107、由上位机控制,通过测试机台给出重配置信号,在不断电的情况下,从第二flash中加载逻辑,对可重构fpga的逻辑功能进行重构,从而实现国产cpu需要的另一种数据传输功能接口即重构出新的jtag接口,并将第一flash中的外设功能接口测试程序通过所述新的jtag接口传输到国产cpu内部,通过上位机启动测试,测试结果再通过jtag信号回显到上位机;

步骤s108、上位机对比步骤s106和步骤s107所得测试结果即对国产cpu的测试结果。

本发明提出的基于fpga重构技术的cpu测试系统及方法采用fpga重构技术,上位机输出fpga重构指令,通过测试机台将可重构fpga的有限资源重构出国产cpu的多种特定数据传输接口即jtag接口和维护串口,从而通过对比多种特定数据传输接口的测试结果,更快、更精确地定位新设计cpu存在的问题,为后续cpu批量生产节约时间。

附图说明

图1为本发明提供的基于fpga重构技术的cpu测试系统结构示意图。

具体实施方式

为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容理解的更加透彻全面。需要说明的是,当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

请参照图1所示,图1为本发明提供的基于fpga重构技术的cpu测试系统结构示意图。

本实施例中基于fpga重构技术的cpu测试系统包括测试机台模块、fpga模块、开关电路模块以及待测cpu模块;所述测试机台模块与fpga模块连接;所述fpga模块与开关电路模块连接;所述开关电路模块与测试机台模块、待测cpu模块连接;所述待测cpu模块与测试机台模块连接。具体的,所述测试机台模块包括测试机台和上位机;所述fpga模块包括可重构fpga、jtag连接器、第一flash和第二flash;所述待测cpu模块包括国产cpu、电平转换芯片模块及cpu功能接口模块。其中,所述可重构fpga指具有可重构功能的fpga,fpga可重构技术具体是指对于fpga芯片,在一定的逻辑驱动下,对fpga芯片的全部或者部分逻辑资源实现高速的功能切换,从而实现硬件的时分复用,具体到本发明,通过外部给可重构fpga提供功能切换命令,在不断电的情况下,实现可重构fpga硬件资源的时分复用,从而在占用较少可重构fpga资源的情况下,利用测试程序对国产cpu进行反复测试并对比多种特定配置接口测试出的结果,从而更有效、更精确地定位到问题所在,缩短了新设计的cpu到技术成熟阶段所需的时间。

所述上位机与测试机台连接,所述测试机台与可重构fpga、国产cpu及开关电路模块连接;所述测试机台用于为所述国产cpu提供电源信号、时钟信号、复位信号,为可重构fpga提供电源、时钟、控制信号、重配置信号,为开关电路模块提供控制信号,并通过维护输入输出接口连接可重构fpga。所述国产cpu的一端通过各种功能接口总线连接电平转换芯片模块,另一端通过维护输入输出接口和jtag接口连接开关电路模块;所述cpu功能接口模块通过各功能接口总线与电平转换芯片模块连接。所述cpu功能接口模块包括但不限于usb、pci、网口、串口。所述可重构fpga通过维护输入输出接口/jtag接口与开关电路模块连接;所述jtag连接器通过jtag接口与可重构fpga连接;所述第一flash通过并口与可重构fpga连接;所述第二flash通过spi总线连接可重构fpga;所述jtag连接器用于对可重构fpga烧写初始功能逻辑;所述第一flash用于存放国产cpu的外设功能接口测试程序,在对国产cpu进行外设功能接口测试时,通过开关电路模块调用第一flash中的外设功能接口测试程序。

所述第二flash用于存放可重构fpga的若干功能逻辑,测试机台通过重配置信号选择第二flash中需要加载进可重构fpga中的逻辑。上位机对可重构fpga进行重构配置时的对应关系如下:上位机给出00信号,可重构fpga加载第二flash中的逻辑1;上位机给出01信号,可重构fpga加载第二flash中的逻辑2;初始状态下,信号处于高阻态。

基于上述cpu测试系统,本实施例还公开了一种基于fpga重构技术的cpu测试方法,该方法具体包括如下步骤:

步骤s101、国产cpu作为待测芯片,放入待测位置。

步骤s102、通过上位机对测试机台进行开启操作,实现测试机台对待测cpu模块和fpga模块的上电操作,并给出时钟和复位信号。

步骤s103、通过jtag连接器对可重构fpga进行初始逻辑烧写,使之具有基本功能,并为后续重配置所述可重构fpga做好准备。

步骤s104、上位机控制测试机台给可重构fpga重配置信号,选择第二flash中对应的ip核加载到可重构fpga中,实现需要的接口数据传输功能。

步骤s105、测试机台输出控制信号给开关电路模块,开关电路模块调取第一flash中预存的国产cpu的外设功能接口测试程序并通过维护输入输出接口发送给国产cpu,通过上位机启动测试。

步骤s106、上位机启动测试后,测试结果依次通过开关电路模块、可重构fpga、测试机台输出给上位机,上位机判断测试结果是否通过,若通过,则显示通过的提示,若未通过,则上位机输出详细测试结果。

步骤s107、由上位机控制,通过测试机台给出重配置信号,在不断电的情况下,从第二flash中加载ip核,对可重构fpga的逻辑功能进行重构,从而实现国产cpu需要的另一种数据传输功能接口即重构出新的jtag接口,并将第一flash中的外设功能接口测试程序通过所述新的jtag接口传输到国产cpu内部,通过上位机启动测试,测试结果再通过jtag信号回显到上位机;

步骤s108、上位机对比步骤s106和步骤s107所得测试结果即对国产cpu的测试结果。通过对比的测试结果能够更快、更好的发现国产cpu存在的设计问题。

本发明的技术方案采用fpga重构技术,上位机输出fpga重构指令,通过测试机台将可重构fpga的有限资源重构出国产cpu的多种特定数据传输接口即jtag接口和维护串口,从而通过对比多种特定数据传输接口的测试结果,更快、更精确地定位新设计cpu存在的问题,为后续cpu批量生产节约时间。本发明具体优点如下:利用fpga较少的资源实现了多种待测cpu需要的测试数据传输功能接口;重配置信号只需上位机简单操作即可给fpga发出重构指令,实现简单;通过fpga重构技术能够更有效、更快速的定位出新设计cpu的问题所在,为后续cpu批量生产节约时间;系统开始测试工作之前,对fpga进行基本功能逻辑的烧写,保证了后续fpga重构工作的有效进行。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(read-onlymemory,rom)或随机存储记忆体(randomaccessmemory,ram)等。

以上结合具体实施例描述了本发明的技术原理。这些描述只是为了解释本发明的原理,而不能以任何方式解释为对本发明保护范围的限制。基于此处的解释,本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式,这些方式都将落入本发明的保护范围之内。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1