一种用于调整高速线分段等长的方法、实现方法及系统与流程

本发明涉及pcblayout设计领域，具体是一种用于调整高速线分段等长的方法、实现方法及系统，适于高速线路径上分段较多的高速线分段等长分布调整，以提高layout设计效率。

背景技术：

随着电子行业的不断发展，高速信号不断增多，同时对信号质量的要求越来越高，pcb设计的难度也越来越大，相应设计工程师的工作量也越来越大。

在pcb设计中，整个高速线链路通常会被电容或过孔（via）分割成多个线段。因此，在pcb设计时，为有更好的信号质量，高速信号线（即为本发明的专利申请文件中所述的高速线），如差分线dp、dn，不仅需要做到net之间长度的匹配，还需要做到高速信号线的分段长度也精确匹配。

传统方式往往需要手动查看高速线（如差分线dp、dn）的分段长度，再手动调整高速线分段的差值（tolerance），使高速线（如差分线dp、dn）的分段长度和dp、dnnet都符合spec要求。工程师手动操作工作量大且工作效率较低，此为现有技术的不足之处。

技术实现要素：

本发明所要解决的技术问题是，针对现有技术的不足，提供一种用于调整高速线分段等长的方法、实现方法及系统，用于减少工程师手动操作的工作量，进而提高layout设计效率。

为解决上述技术问题，本发明提供了一种用于调整高速线分段等长的方法，该方法用于pcblayout设计中，包括步骤：

1）选择当前所要调整其二者的分段等长的两高速线的trace；

2）获取上述1）中当前所选择的两高速线的trace的长度；

3）比较上述2）中所获取的两高速线的trace的长度的大小，并选取其中trace的长度较大的高速线作为基准高速线，且将其中trace的长度较小的高速线确定为当前待调整高速线；

4）对应选取上述3）中所确定的基准高速线和当前待调整高速线的各相应分段的trace；

5）对应获取上述4）中所选取的各相应分段的trace的长度；

6）基于上述5）中对应获取的各相应分段的trace的长度、以及预先设定的规则，对应输入上述3）中所确定的当前待调整高速线的各相应分段的trace长度调整设置参数；

7）基于上述6）中所输入的上述当前待调整高速线的各相应分段的trace长度调整设置参数，对应调整该当前待调整高速线各相应分段的trace分布，进而完成对上述1）中所选择的两高速线的分段等长布线调整。

本发明还提供了一种用于调整高速线分段等长的实现方法，该方法用于cadencelayout设计中，包括步骤：

a、编写pcb板中用于实现如权利要求1中所述的用于调整高速线分段等长的方法的skill程序；

b、将步骤a中所编写的skill程序添加到skill菜单中；

c、运行步骤b中添加至skill菜单中的skill程序，用于实现高速线各分段trace的等长调整；

d、运行上述skill程序结束，输出done命令，完成高速线分段等长的布线调整。

另外，本发明还提供了一种用于调整高速线分段等长的系统，该系统应用于pcblayout设计，包括：

高速线选取模块，用于选取当前所要调整其二者的分段等长的两高速线；

高速线trace的长度获取模块，用于获取上述高速线选取模块当前所选取的两高速线的trace的长度；

高速线分段选取模块，用于对应选取上述高速线选取模块当前所选取的两高速线的各相应分段的trace；

高速线分段trace长度获取模块，用于对应获取并显示上述高速线分段选取模块所选取的各相应分段的trace的长度；

当前待调整高速线确认模块，用于对上述高速线trace的长度获取模块所获取的两高速线的trace的长度进行大小比较，，并选取其中trace的长度较长的高速线作为基准高速线，且将其中的trace的长度较小的高速线确认为当前待调整高速线；

参数输入模块，用于对应输入通过上述高速线分段选取模块所选出的当前待调整高速线的各分段的trace长度调整设置参数；

高速线分段调整控制模块，基于通过上述参数输入模块输入的当前待调整高速线的各相应分段的trace长度调整设置参数，对应调整上述确定出的当前待调整高速线的各相应分段的trace的分布，以完成当前通过上述高速线选取模块所选取的两高速线的分段等长调整。

与现有技术相比，本发明的优点在于：

本发明在应用于pcblayout设计时，能够对高速线各分段的trace长度进行调整，实现分段等长，减少工程师手动操作的工作量，进而提高layout设计效率。

由此可见，本发明与现有技术相比，具有突出的实质性特点和显著的进步，其实施的有益效果也是显而易见的。

附图说明

图1为本发明所述用于调整高速线分段等长的方法的方法流程示意图；

图2为本发明所述用于调整高速线分段等长的实现方法的方法流程示意图；

图3为pcb设计中未使用本发明所述用于调整高速线分段等长的实现方法前的一配合使用的高速线对的layout布线示意图；

图4为图3中所示高速线对使用本发明所述用于调整高速线分段等长的实现方法进行分段等长调整后的布线示意图。

具体实施方式

为使本发明的技术方案和优点更加清楚，下面将结合附图，对本发明的技术方案进行清楚、完整地描述。

具体实施方式1：

如图1所示，本发明的一种用于调整高速线分段等长的方法，该方法用于pcblayout设计中，包括步骤：

1）选择当前所要调整其二者的分段等长的两高速线的trace；

2）获取上述1）中当前所选择的两高速线的trace的长度；

3）比较上述2）中所获取的两高速线的trace的长度的大小，并选取其中trace的长度较大的高速线作为基准高速线，且将其中trace的长度较小的高速线确定为当前待调整高速线；

4）对应选取上述3）中所确定的基准高速线和当前待调整高速线的各相应分段的trace；

5）对应获取上述4）中所选取的各相应分段的trace的长度；

6）基于上述5）中对应获取的各相应分段的trace的长度、以及预先设定的规则，对应输入上述3）中所确定的当前待调整高速线的各相应分段的trace长度调整设置参数；

7）基于上述6）中所输入的上述当前待调整高速线的各相应分段的trace长度调整设置参数，对应调整该当前待调整高速线各相应分段的trace分布，进而完成对上述1）中所选择的两高速线的分段等长布线调整。

使用时，首先选择当前所要调整其二者的分段等长的两高速线的trace，之后获取上述当前所选择的两高速线的trace的长度，并比较该所获取的两高速线的trace的长度的大小，并选取其中trace的长度较大的高速线作为基准高速线，且将其中trace的长度较小的高速线确定为当前待调整高速线；之后对应选取上述所选取的基准高速线和当前待调整高速线的各相应分段，并对应获取上述所选取的基准高速线和当前待调整高速线的各相应分段的trace的长度；接着基于上述对应获取的所述基准高速线和当前待调整高速线的各相应分段的trace的长度、以及预先设定的规则，对应输入上述3）中所确定的当前待调整高速线的各相应分段的trace长度调整设置参数，之后对应调整该当前待调整高速线各相应分段的trace分布，进而完成对上述1）中当前所选择的两高速线的分段等长布线调整。

综上，本发明避免了现有技术中先手动查看高速线分段长度、再手动调整相应高速线分段长度的不便，且本发明在输入相应的trace长度调整设置参数后，能够自动调整相应高速线的分段长度，以实现高速线的分段等长调整，从而减少了工程师手动操作的工作量，进而提高了layout的设计效率。

其中，本发明还提供了一种用于调整高速线分段等长的实现方法，如图2所示。该用于调整高速线分段等长的实现方用于cadencelayout设计中，其包括步骤：

a、编写pcb板中用于实现如上所述的用于调整高速线分段等长的方法的skill程序；

b、将步骤a中所编写的skill程序添加到skill菜单中；

c、运行步骤b中添加至skill菜单中的skill程序，用于实现高速线各分段trace的等长调整；

d、运行上述skill程序结束，输出done命令，完成高速线分段等长的布线调整。

比如，图3所示为pcblayout设计中一对配合使用的高速线（实为一对差分线），其中图中所示a端为芯片端、b端为电容、c端为高速线换层过孔、d端为连接器端，整个高速线链路被电容和过孔分割成多个线段，且其中的ac段高速线和cd段高速线为不同层面。在通过本发明所述的用于调整高速线分段等长的实现方法调整该如图3所示高速线对的分段等长时，首先自skill菜单中打开所述的skill程序，选择如图3所示的高速线对的trace，之后框选该高速线对上的任意分段（ab、bc、cd中的至少一个分段），并对应输入相应的trace长度调整设置参数，之后输出done命令，进而完成如图3所示高速线对各分段trace等长的布线调整，调整后的layout布线如图4所示。

其中，在上述选择如图3所示的高速线对的trace之后、且在上述框选该高速线对上的任意分段之前，该skill菜单中的skill程序还会自动完成以下内容：自动获取该图3中所示两高速线的trace的长度，并由该skill程序自动比较上述获取的两高速线的trace的长度的大小，并自动选取其中trace的长度较小的高速线作为基准高速线、并将其中trace的长度较小的高速线确定为当前待调整高速线。其中，上述对应输入相应的trace长度调整设置参数为上述当前待调整高速线的相应分段的trace长度调整设置参数。其中，在图4中，附图标记1标示出的是基准高速线，附图标记2标示出的是使用本发明所述用于调整高速线分段等长的实现方法进行分段等长调整后的当前待调整高速线。

鉴于本发明所述的用于调整高速线分段等长的实现方法中所述的skill程序实现了如上所述的用于调整高速线分段等长的方法，其具有上述用于调整高速线分段等长的方法的全部优点，为简化说明书的结构，在此不再赘述。

另外，本发明还提供了一种用于调整高速线分段等长的系统，该系统应用于pcblayout设计，包括：

高速线选取模块，用于选取当前所要调整其二者的分段等长的两高速线；

高速线trace的长度获取模块，用于获取上述高速线选取模块当前所选取的两高速线的trace的长度；

高速线分段选取模块，用于对应选取上述高速线选取模块当前所选取的两高速线的各相应分段的trace；

高速线分段trace长度获取模块，用于对应获取并显示上述高速线分段选取模块所选取的各相应分段的trace的长度；

当前待调整高速线确认模块，用于对上述高速线trace的长度获取模块所获取的两高速线的trace的长度进行大小比较，，并选取其中trace的长度较长的高速线作为基准高速线，且将其中的trace的长度较小的高速线确认为当前待调整高速线；

参数输入模块，用于对应输入通过上述高速线分段选取模块所选出的当前待调整高速线的各分段的trace长度调整设置参数；

高速线分段调整控制模块，基于通过上述参数输入模块输入的当前待调整高速线的各相应分段的trace长度调整设置参数，对应调整上述确定出的当前待调整高速线的各相应分段的trace的分布，以完成当前通过上述高速线选取模块所选取的两高速线的分段等长调整。

使用时，首先通过高速线选取模块选择当前所要调整其二者的分段等长的两高速线的trace，之后通过所述的高速线trace的长度获取模块获取上述当前所选择的两高速线的trace的长度，并通过所述的当前待调整高速线确认模块获取并比较该所获取的两高速线的trace的长度的大小、并选取其中trace的长度较大的高速线作为基准高速线、且将其中trace的长度较小的高速线确定为当前待调整高速线；之后通过所述的高速线分段选取模块对应选取上述所选取的基准高速线和当前待调整高速线的各相应分段，并通过所述的高速线分段trace长度获取模块对应获取上述所选取的基准高速线和当前待调整高速线的各相应分段的trace的长度；接着通过所述的参数输入模块对应输入上述高速线分段选取模块所选取的当前待调整高速线的各相应分段的trace长度调整设置参数；最后基于上述对应获取的基准高速线和当前待调整高速线的各相应分段的trace的长度、以及预先设定的规则，通过高速线分段调整控制模块对应调整该当前待调整高速线各相应分段的trace分布，进而完成对上述1）中所选择的两高速线的分段等长布线调整。由此可见，本发明所述的用于调整高速线分段等长的系统亦具有如上所述用于调整高速线分段等长的方法的全部优点，为简化说明书的结构，在此不再赘述。

综上，本发明能分出基准高速线和当前待调整高速线，且能设置该分出的当前待调整高速线的各相应分段的trace长度调整设置参数，且能在基于上述当前待调整高速线的各相应分段的trace长度调整设置参数的基础上，自动调整该当前待调整高速线各相应分段的trace分布，减少了工程师手动操作的工作量、提高了layout的设计效率。较为实用。

以上实施方式仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施方式对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施方式所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施方式技术方案的范围。