本发明涉及的是处理器技术领域，具体涉及一种提高处理器存取图片速度的结构。
背景技术：
目前，处理器在对图片进行处理时，要将图片放入sram中，然后在输出进行处理，一般sram和图片的位数是不一致的，此时要读写图片就要两次操作命令，从而降低了处理器的速率，而且只有当写入图片结束才能读取图片进行处理，处理结束才可以进行下一张图片的存放，这样就会让一方处理器处在等待状态，不能及时存入图片。为了解决上述问题，设计一种新型的提高处理器存取图片速度的结构还是很有必要的。
技术实现要素：
针对现有技术上存在的不足，本发明目的是在于提供一种提高处理器存取图片速度的结构，不占用处理器时间，提高处理器的操作速度和效率。
为了实现上述目的，本发明是通过如下的技术方案来实现：一种提高处理器存取图片速度的结构，包括sram1、sram2、sram3和sram4、处理器a、处理器b，级联sram1和sram2作为缓冲区2，级联sram3和sram4作为缓冲区1，在第一个缓冲周期，处理器a将图片存到缓冲区1中；在第二个缓冲周期，处理器a将需要存放的图片存放到缓冲区2中，同时处理器b可以读取缓冲区1中缓存的图片进行处理；在第三个缓冲周期处理器a将图片再次存放到缓冲区1中，处理器b可以读取缓冲区2中的图片进行处理，如此循环。
本发明的有益效果：采用级联方式，不影响处理器读写图片的速度，提高处理器的操作速度与效率。
附图说明
下面结合附图和具体实施方式来详细说明本发明；
图1为本发明的结构示意图。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。
参照图1，本具体实施方式采用以下技术方案：一种提高处理器存取图片速度的结构，包括sram1、sram2、sram3和sram4、处理器a、处理器b，级联sram1和sram2作为缓冲区2，级联sram3和sram4作为缓冲区1，本具体实施方式将级联sram1和sram2作为一个缓冲区，使得处理器存储一张图片只要一次操作；使用sram3和sram4与sram1和sram2配合进行乒乓操作，不需要等待一方的操作结束。
本具体实施方式的原理为：在第一个缓冲周期，处理器a将图片存到缓冲区1中；在第二个缓冲周期，处理器a将需要存放的图片存放到缓冲区2中，同时处理器b可以读取缓冲区1中缓存的图片进行处理；在第三个缓冲周期处理器a将图片再次存放到缓冲区1中，处理器b可以读取缓冲区2中的图片进行处理，如此循环。
本具体实施方式采用两个sram来匹配图片的格式，让处理器一次操作命令来存入一张图片，不影响处理器读写图片的速度；另外再使用一组sram实现乒乓操作，不需要等待存放结束或处理结束，达到数据处理的无缝连接，不占用处理器时间，进而提高效率。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。