触控面板的制作方法

本发明是有关于一种触控面板。

背景技术：

图1a绘示现有技术的触控面板的结构图，图1b绘示图1a电路输出的信号波型图。以内嵌式触控的现有技术而言，正在执行内嵌式触控感测时，为避免其他噪声干扰造成感测错误，因而要求此时阵列上栅极驱动电路(gatedriveronarraycircuit，goa)信号暂停输出，亦即时序信号clk1～clk4及触发信号stv在感测期间内均为低电位。待感测结束后，延续前一笔暂停之后的信号开始输出。在此种情况下，若不作任何变动，则在执行内嵌式触控感测时，goa内部的下拉电路会产生漏电流，使得当级goa的q点电位会因为触控感测时间过长，而从高电位变成低电位。当感测完毕后而信号开始输出时，该级电路会因为q点电位过低，而产生较差的栅极输出。情况严重者，会造成该级栅极无输出，导致电路功能异常。以图1a及图1b为例，当g(002)输出完之后，此时g(003)该级的q点(q003)已预先充电至高电位，内嵌式触控在此时开始作感测，在触控感测输入信号(itp)检测区间内，所有goa信号都是无输出，由于itp检测区间长达200微秒，因此q(003)会因该级下拉电路的漏电导致电位一路从高电位往下降。当感测结束后而时序信号clk3输入时，g(003)开始输出，但由于q(003)电位不足，所以g(003)脉波会变差或是无输出，如此一来，将会导致后续栅极无法顺利依序输出。

技术实现要素：

本发明提供一种触控面板，将两级以上的栅极驱动电路及触控电路并联，以达到电容共享的目的。在电容共享的作用下，各级触控电路所包括的电容值就可以倍数减小。如此一来，即可避免因为外加大容量电容，相应电路板面积需增加，而导致制造成本提高的问题。

本发明的一实施方式提供一种触控面板，包括一第一栅极驱动电路、一第一触控电路、一第二栅极驱动电路及一第二触控电路。其中，第一触控电性耦接至第一栅极驱动电路，第一触控电路具有一第一电容。第二触控电路连接至第二栅极驱动电路，第二触控电路具有一第二电容，其中，第一电容与第二电容并联连接。

于部分实施方式中，其中，第一触控电路更包括一第一开关，第一电容通过第一开关与第一栅极驱动电路电性连接。

于部分实施方式中，其中，第二触控电路更包括一第二开关，第二电容通过第二开关与第二栅极驱动电路电性连接。

于部分实施方式中，第一栅极驱动电路更包括一第一时序电路及一第一下拉电路。其中，第一下拉电路分别电性耦接于该第一时序电路与该第一触控电路，且该第一电容通过该第一开关连接至该第一下拉电路。

于部分实施方式中，该第一时序电路接收一第一时序信号，而该第一触控电路接收一触控感测输入信号，当该触控感测输入信号为高电位时，则该第一时序信号为低电位。

于部分实施方式中，第二栅极驱动电路更包括一第二时序电路及一第二下拉电路。其中，第二下拉电路分别耦接至该第二时序电路及该第二触控电路，且该第二电容通过该第二开关连接至该第二下拉电路。

本发明的一实施方式提供一种触控面板，包括：多个栅极驱动电路、多个触控电路、多个电容及n个时序信号。其中，多个触控电路分别电性连接至该些栅极驱动电路，使得该些栅极驱动电路与该些触控电路可形成多级触控栅极驱动电路。多个电容分别设置于该些触控电路中，且具有m个电容以并联方式连接。n个时序信号分别电性传递至该些栅极驱动电路，其中n、m皆为正整数，且m小于n。

于部分实施方式中，该些栅极驱动电路则以串接方式连接以形成一多级移位暂存器电路，且该n个时序信号依序且周期性排列地输入至该多级移位暂存器电路。

于部分实施方式中，该些触控电路分别包含一第一开关，而该些触控电路分别藉由该第一开关而与该多个栅极驱动电路连接。

于部分实施方式中，该些电容分别具有一第一端与一第二端，而该第二端电性耦接至设于相同的该些触控电路中的该第一开关，且m个电容的该第一端皆相互电性连接以形成并联。

附图说明

图1a绘示现有技术的触控面板的结构图。

图1b绘示图1a电路输出的信号波型图。

图2绘示本发明第一实施方式的触控面板的结构图。

图3绘示本发明第二实施方式的触控面板的结构图。

图4a绘示本发明第三实施方式的触控面板的结构图。

图4b绘示图4a电路输出的信号波型图。

图5a、图5b及图5c绘示本发明其他实施例的触控电路的结构图。

其中，附图标记：

205第一栅极驱动电路

210第一时序电路

220第一下拉电路

230第一触控电路

232第一电容

234第一开关

236薄膜晶体管

237薄膜晶体管

238薄膜晶体管

255第二栅极驱动电路

260第二时序电路

270第二下拉电路

280第二触控电路

282第二电容

284第二开关

286薄膜晶体管

305第三栅极驱动电路

310第三时序电路

320第三下拉电路

330第三触控电路

332第三电容

334第三开关

336薄膜晶体管

410、420、430、440、450、460下拉电路

412、422、432、442、452、462电容

510第一薄膜晶体管

520第二薄膜晶体管

530第三薄膜晶体管

540第四薄膜晶体管

550第一电容

560第五薄膜晶体管

c电容

g晶体管

itp触控感测输入信号

clk、clk0、clk1、clk2、clk3、clk4时序信号

vst初始触发信号

vss电压源

reset重置信号

f(000)～f(007)信号

f(n-2)、f(n-1)、f(n)、f(n+1)信号

g(001)～g(006)信号

g(n)、g(n+1)、g(n+2)、g(n+3)信号

g(1)～g(6)、f(1)～f(7)信号

具体实施方式

以下将以图式揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化图式起见，一些习知惯用的结构与元件在图式中将以简单示意的方式绘示之。

关于本文中所使用的“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指包含但不限于。

关于本文中所使用的“及/或”，包括所述事物的任一或全部组合。另，关于本文中所使用的“连接”、“电性连接”、“电性耦接”，如有说明必须为直接时，则视为两物件之间的连接关系为直接。

图2绘示本发明第一实施方式的触控面板的结构图，本发明所提出的触控面板包括多个栅极驱动电路以及多组触控电路，其中每一个栅极驱动电路可分别连接一组触控电路，以形成单级触控栅极驱动电路，使得触控面板包含多级触控栅极驱动电路。为了便于说明，各级触控栅极驱动电路的输出或输入信号则以n来表示某一级的信号，举例说明，n为大于零的整数，以第n级来作说明，而其产出的输出信号则为g(n)。如图2的第一实施例所示，其包括：电压源vss、触控感测输入信号itp、时序信号clk1及clk2、触发信号f(n-1)及f(n)、输出信号g(n)及g(n+1)、输入信号g(n+2)及g(n+3)、第一栅极驱动电路205、第二栅极驱动电路255、第一触控电路230、第二触控电路280。其中，第一触控电路230与第一栅极驱动电路205相接于q1，而第二触控电路280与第二栅极驱动电路255相接于q2。换言之，第一栅极驱动电路205与第一触控电路230电性耦接，而第二栅极驱动电路255与第二触控电路280电性耦接。此外，第一栅极驱动电路205与第二栅极驱动电路255分别各自接收不同的时序信号clk1及clk2。于本实施例中，第一栅极驱动电路205与第一触控电路230可视为当级(第n级)触控栅极驱动电路，而第二栅极驱动电路255与第二触控电路280则可视为下一级(第n+1级)触控栅极驱动电路。于当级(第n级)触控栅极驱动电路中，可接收触发信号f(n-1)，即为前一级触控栅极驱动电路所产生的触发信号，且当级(第n级)触控栅极驱动电路可产生触发信号f(n)，其可作为下一级(第n+1级)触控栅极驱动电路所接收的触发信号，依此类推。同样地，于当级(第n级)触控栅极驱动电路中，可产生输出信号g(n)，其可作为前两级(第n-2级)触控栅极驱动电路所接收的输入信号g(n)(第n-2级并未绘示)，依此类推。

于本实施例中，第一触控电路230为四个薄膜晶体管与一个电容所组成的架构。举例而言，第一触控电路230包含第一开关234、第一电容232、薄膜晶体管236、薄膜晶体管237与薄膜晶体管238。其中，第一电容232通过第一开关234与第一栅极驱动电路205连接，其中第一开关234可以是一个二极管。第一触控电路230可接收触控感测输入信号itp、触发信号f(n-1)与输入信号g(n+2)。详言之，薄膜晶体管237的第一端接收触控感测输入信号itp，而薄膜晶体管237的第二端则电性耦接第一开关234，且薄膜晶体管237的栅极控制端为电性耦接薄膜晶体管238，其中第一电容232则分别电性连接于薄膜晶体管237的第二端与栅极控制端。此外，薄膜晶体管238的第一端与栅极控制端相互电性连接以接收触发信号f(n-1)，而薄膜晶体管238的第二端则电性耦接于薄膜晶体管236。薄膜晶体管236的栅极控制端则接收输入信号g(n+2)，且薄膜晶体管236的第二端则电性耦接电压源vss。但本发明不以此为限，可依不同设计与需求而有不同晶体管或电容数量所组成的触控电路。

第一栅极驱动电路205包括第一时序电路210及第一下拉电路220，其中，第一时序电路210接收第一时序信号clk1与触发信号f(n-1)。当第一触控电路230执行感测时，为了避免其他噪声干扰而造成感测错误，亦即输入至第一时序电路210的第一时序信号clk1与触发信号f(n-1)的输出须为低电位。此外，第一触控电路230、第一时序电路210与第一下拉电路220彼此通过q1点而电性耦接，使得可产生输出信号g(n)与触发信号f(n)，其中触发信号f(n)可作为下一级栅极驱动电路的触发信号。如图2的实施例所示，第一栅极驱动电路210所产生的触发信号f(n)可作为下一级的第二栅极驱动电路255的输入信号，如触发信号f(n)。

如图2所示的实施例中，第二触控电路280具有一第二电容282及第二开关284。第二电容282通过第二开关284与第二栅极驱动电路255连接，其中第二开关284可以是一个二极管。具体而言，第二触控电路280与上述的第一触控电路230大致相同，仅差异在输入信号的不同，如第二触控电路280接收输入信号g(n+3)与触发信号f(n)。第二栅极驱动电路255亦包括第二时序电路260及第二下拉电路270，其中，第二时序电路260接收第二时序信号clk2与触发信号f(n)。同样地，当第二触控电路280执行感测时，为了避免其他噪声干扰而造成感测错误，第二时序信号clk2的输出须为低电位。

请参阅图2的第一实施例，第一触控电路230的a1点与第二触控电路280的a2点相互连接，形成第一电容232和第二电容282并联连接。详细说明，以图1a、1b的现有架构中，假设至少须提供具有一大电容值为c的触控电路，才可达到预期q点保持高电位，而根据第一触控电路230与第二触控电路280的电容并联，使得第一电容232及第二电容282的电容值分别只需要c/2，即可达到预期防止电量漏光效果。换言之，第一电容232及第二电容282两者并联之后，每一级触控电路的电容效应所产生的电容值仍是c，仍可避免因触控感测时间过久，所造成的电量q漏电问题。因此，于本实施例中，通过第一触控电路230与第二触控电路280的电容并联设计，使得各触控电路中的电容所需的电容值变小，进而减少相应设置电容的面积。同时，当将此设计应用于阵列上栅极驱动电路(gatedriveronarraycircuit,goa)的结构时，可利用较小的基板面积来设置栅极驱动电路，以达到窄边框(slimboarder)的优势。

图3绘示本发明第二实施方式的触控面板的结构图，图3所揭示的实施例包括三个栅极驱动电路及触控电路。本发明图3实施例中，除了图2所揭示的两个栅极驱动电路及触控电路，尚包括第三栅极驱动电路305及第三触控电路330。第三栅极驱动电路305包括第三时序电路310及第三下拉电路320。同样地，于图3的实施例中，第三栅极驱动电路305与第三触控电路330与图2的实施例所说明的栅极驱动电路与触控电路大致相同。于本实施例中，第三栅极驱动电路305与第三触控电路330可视为当级触控栅极驱动电路，而第一栅极驱动电路205与第一触控电路230为下一级触控栅极驱动电路，第二栅极驱动电路255与第二触控电路280则为下二级触控栅极驱动电路。

于图3中，每一级的触控电路皆可接收触控感测输入信号itp、触发信号f(n)与输出信号g(n)，举例说明，以当级的第三触控电路330来说，其可输入触控感测输入信号itp、触发信号f(n-2)与后级的输出信号g(n+1)。同样地，下一级的第一触控电路230来说，则可接收触控感测输入信号itp、触发信号f(n-1)与后级的输出信号g(n+2)，后续触控电路的输入信号则依此类推，不赘述。另外，每一级的时序电路皆可接收触发信号f(n)与时序信号，且产生输出信号g(n)。如以当级的第三时序电路310来说明，则其可接收触发信号f(n-2)与时序信号clk0，且可产生输出信号g(n-1)。同样地，下一级的第三时序电路210则可接收触发信号f(n-1)与时序信号clk1，而产生输出信号g(n)。后续时序电路的输入与输出信号则依此类推，在此不赘述。此外，每一级的触控电路、时序电路与下拉电路220彼此通过q点而电性耦接，使得可产生输出信号g(n)与触发信号f(n)，其中触发信号f(n)可作为下一级栅极驱动电路的触发信号。如图3的实施例所示，第三栅极驱动电路305所产生的触发信号f(n-1)可作为下一级的第一栅极驱动电路205的输入信号，如触发信号f(n-1)。

请参阅图3的实施例，第三触控电路330的a0点、第一触控电路230的a1点及第二触控电路280的a2点相互连接，形成第三电容332、第一电容232及第二电容282并联连接。详细说明，以图1a、1b的架构中，假设至少须提供具有一大电容值为c的触控电路，才可达到预期q点保持高电位，而根据第一触控电路230、第二触控电路280及第三触控电路330的电容并联，使得第一电容232、第二电容282及第三电容332的电容值分别只需要c/3，即可达到预期防止电量漏光效果。换言之，第一电容232、第二电容282及第三电容332三者并联之后，每一级触控电路的电容效应所产生的电容值仍是c，仍可避免因触控感测时间过久，所造成的电量q漏电问题。因此，于本实施例中，通过第一触控电路230、第二触控电路280及第三触控电路330的电容并联设计，使得各触控电路中的电容所需的电容值变小，进而减少相应设置电容的面积。同时，当将此设计应用于阵列上栅极驱动电路的结构时，可利用较小的基板面积来设置栅极驱动电路，以达到窄边框的优势。

具体而言，本发明的实施例中的触控面板可包括：多个栅极驱动电路、多个触控电路、多个电容及n个时序信号，而多个触控电路，分别连接至该些栅极驱动电路，且多个电容分别设置于该些触控电路中。如此一来，每一个栅极驱动电路搭配一个触控电路可形成一级触控栅极驱动电路，使得触控面板可具有多级触控栅极驱动电路。另外，于多级触控栅极电路中，有m个电容以并联方式连接，且可接收n个时序信号，其中n、m皆为正整数，而m大于1，且m小于n。

换言之，多个栅极驱动电路以串接方式连接以形成一多级移位暂存器电路，且n个时序信号依序且周期性排列地输入至多级移位暂存器电路。于本实施例中，电容的第二端电性耦接至设于相同的该些触控电路中的第一开关，且有m个电容的第一端皆相互电性连接以形成并联。

图4a绘示本发明第三实施方式的触控面板的示意图，图4b绘示图4a电路输出的信号波型图，其中为便于说明，图4a及图4b的实施例是绘示出六级触控栅极驱动电路(或六级移位暂存器电路)来说明。于本实施例中，时序信号为四种时序信号，分别为clk1、clk2、clk3与clk4，且依序、周期性地输出多级移位暂存器电路(第一级栅极驱动电路、第二级栅极驱动电路、第三级栅极驱动电路、第四级栅极驱动电路、第五级栅极驱动电路、第六级栅极驱动电路…)。于图4a所示，第一级触控栅极驱动电路接收一初始触发信号vst(第一级触控栅极驱动电路所接收的触发信号则为初始触发信号vst)，而第一级触控栅极驱动电路能产生触发信号f(1)，以作为第二级触控栅极驱动电路所接收的触发信号。依此类推，每一级触控栅极驱动电路可接收前一级触控栅极驱动电路所产生的触发信号f(n-1)，且产生触发信号f(n)，如以图4a的第二级触控栅极驱动电路来说明，第二级触控栅极驱动电路可接收触发信号f(1)，而产生触发信号f(2)，以作为第三级触控栅极驱动电路的接收的触发信号。在图4a及图4b的实施例中，各栅极驱动电路与各触控电路的连接方式，如前述的实施例所呈现，故不再赘述。然而，第三实施例在并联态样与前二实施例有部分差异，将详述如下。

在图4a的实施例中，前四级栅极驱动电路为一组，其时序信号分别是clk1、clk2、clk3及clk4(虚线框示)，后两级栅极驱动电路为另一组，其时序信号分别是clk1、clk2。第一级触控电路具有电容412，第二级触控电路具有电容422，第三级触控电路具有电容432，且电容412、电容422及电容432通过b1、b2及b3点进行并联，以达到可以缩减电容面积的效果。

本实施例的时序信号有四个，分别是clk1、clk2、clk3及clk4，以每四级的栅极驱动电路为一组，且分别输入不同的时序信号，即n＝4。以触控电路的电容并联的角度来看时，则是以每三级的触控电路来形成电容并联，即m＝3，但本发明不以此为限，以四个时序信号来说，则可以每两级或每三级的触控电路来形成电容并联，满足m小于n即可。因此，触控电路的电容并联的级数需小于或等于时序信号的个数，触控面板效能才能维持在最佳状态。举例说明，当以八个时序信号作为输入信号时，则可有每二级至每七级的触控电路来形成电容并联，而以十六个时序信号作为输入信号时，则可有每二级至每十五级的触控电路来形成电容并联。

于上述的实施例中，触控电路以四个晶体管与一个电容所组成的电路架构来说明，但发明不以此为限，请参阅图5a、5b与5c，其中图5a、5b与5c分别为触控电路的不同实施例，且为便于说明，各级触控栅极驱动电路的输出或输入信号则以n来表示某一级的信号，举例说明，n为大于零的整数，以第n级来作说明，而其产出的输出信号则为g(n)。如图5a所示，触控电路可为四个晶体管与一个电容所组成，且可接收输入信号g(n-1)、输入信号g(n)、触控感测输入信号itp、电压源vss所提供的电压与重置信号reset，而q点则连接至栅极驱动电路。详细来说，于图5a的实施例中，触控电路具有第一薄膜晶体管510、第二薄膜晶体管520、第三薄膜晶体管530、第四薄膜晶体管540与第一电容550。第一薄膜晶体管510的第一端可接收触控感测输入信号itp、第二端可电性连接第二薄膜晶体管520的第一端，而栅极控制端则可接收输入信号g(n-1)。第二薄膜晶体管520的第二端可接收电压源vss所提供的电压，而栅极控制端则可接收输入信号g(n)。第三薄膜晶体管530的第一端可接收重置信号reset，栅极控制端则电性连接第一薄膜晶体管510的第二端。第四薄膜晶体管540的第一端电性连接第三薄膜晶体管530的第二端，栅极控制端则输入重置信号reset，而第二端则为q点，其中q点作为电性连接至同级的栅极驱动电路(未绘示)。另外，第一电容550的两端则分别电性连接第三薄膜晶体管530的栅极控制端与第二端，使得p点形成于第一电容550的一端，其中p点作为电性连接至不同级的触控电路的第一电容，以形成多个电容的并联效果。原则上，各信号的操作与前述相同，而重置信号reset为进行触控感应(触控感测输入信号itp作动)时，才启动为高电位，进而使得q点能够保持高电位。于本实施例中，重置信号reset为高电位时，可补充电荷于q点，避免因触控感应时间长而造成q点电位下降，使得触控感应后而无法正常将栅极驱动电路的输出信号传递至下级。

图5b所描述的触控电路结构大致上同于图5a，差异仅在于在第二薄膜晶体管520的栅极控制端为接收时序信号clk，电路运作及功效同于图5a说明，此处不再赘述。相较于图5a，图5c的主要差异在于其所揭示的触控电路实施例，结构上更加上第五薄膜晶体管560。在图5c的实施例中，第五薄膜晶体管560的栅极控制端为接收时序信号clk，且第五薄膜晶体管560的第一端与第一薄膜晶体管510的第二端相连接，第五薄膜晶体管560第二端则接收电压源vss所提供的电压，电路运作及功效同于图5a说明，此处不再赘述。

本发明所提出的触控面板，将两级以上的栅极驱动电路及触控电路并联，以达到电容共享的目的。在电容共享的作用下，各级触控电路所包括的电容值就可以倍数减小。如此一来，即可避免因为外加大容量电容，相应电路板面积需增加，而导致制造成本提高的问题。

虽然本发明已以多种实施方式揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。