一种自动校准时钟频率的方法和系统与流程

〖技术领域〗

本发明涉及集成电路技术领域，具体涉及一种自动校准时钟频率的方法和系统。

〖

背景技术：
〗

现有技术中，芯片内工作时钟的信号来源有两种：一种是由芯片外的石英晶体振荡器提供，该种时钟信号稳定且精确，缺点是外部石英晶体振荡器体积较大、成本较高；另一种则是由芯片内部的时钟振荡器产生，但由于集成电路生产制造工艺的限制，使得芯片中的时钟频率与设计标准有一定偏差。随着芯片集成化要求的提高，芯片的时钟源大多需要集成到芯片的内部，这就要求在芯片量产测试环节，对时钟频率进行校准。

传统的时钟校准方法是：改变不同的时钟频率校准参数，通过外部测试机台，测量每个参数下的内部时钟频率，直到达到预期的时钟频率误差范围内为止。此种校准方法，耗费时间较长，测试成本很高。

为此，现有技术提出了另一种时钟频率校准方法，该方法不需要外部对时钟频率进行测量，在芯片内部设计一种自动迭代校准电路。该自动迭代校准电路包含标准计数器和校准计数器。在每轮校准结束后根据两个计数器的差值，判断当前时钟频率偏差是否在误差范围内。在误差范围内则结束校准，否则自动产生下一个校准参数，进行下一轮校准。但该种方法仍需要反复多次校准，总的校准时间仍较长。

申请公开号为cn103677078a的发明专利公开了一种时钟频率的校准方法、系统及芯片，虽然对自动迭代校准时钟方法做了改进，缩短了校准时间，然而校准结束前，芯片没有频率准确的工作时钟，无法保证芯片正常工作。该方法仍耗费一定时间，在校准过程中不能和其它功能测试并行进行，效率较低。

〖

技术实现要素：
〗

为解决以上问题，本发明提供了一种自动校准时钟频率的方法和系统，使芯片在时钟频率校准时，同时进行正常的其它功能测试，大大提高了测试效率。本发明的具体技术方案如下：

一种自动校准时钟频率的方法，所述方法包括以下步骤：

芯片工作时钟选择器接入外部输入的标准时钟，并将所述外部输入的标准时钟作为工作时钟；

目标时钟计数器，接入外部输入的标准时钟，并将所述外部输入的标准时钟作为校准目标时钟；

启动一轮校准，目标时钟计数器与校准时钟计数器同时开始计数，当所述目标时钟计数器对校准目标时钟的目标计数结果为n1时停止，此时，所述校准时钟计数器对内部待校准时钟的校准计数结果为n2；

目标校准参数生成单元计算n1和n2的计数差值的绝对值n，并判断n是否小于时钟校准误差配置器的误差配置值n3，如果n小于n3，则校准成功，否则继续下一轮校准；

芯片工作时钟选择器选择校准成功后的内部待校准时钟作为工作时钟。

进一步地，所述继续校准包括：

根据计数差值的绝对值n和配置的校准计数差值n4，计算每轮预估校准步进参数p1=n/n4,并根据每轮预估校准步进参数p1调整下轮校准参数p，执行下一轮校准。

进一步地，所述根据每轮预估校准步进参数p1调整下轮校准参数p，包括：

如果n1大于n2，则增大所述校准参数p，使下轮校准参数p=p+p1；如果n1小于n2，则减小所述校准参数，使下轮所述校准参数p=p-p1。

进一步地，所述执行下一轮校准，包括：

判断所述校准参数p是否达到最大值或者最小值，如果达到，且n大于n3，则校准失败。

进一步地，所述校准参数p设有128个档位，相邻档位的时钟频率偏差为0.5%，可校准范围为-32%至+32%。

进一步地，所述时钟校准误差配置器所配置的最大允许误差范围为0%至25%。

进一步地，在所述校准成功之后，在芯片工作时钟选择器选择校准成功后的内部待校准时钟作为工作时钟之前，还包括：

存储最终校准成功的成功校准参数，并输出作为校准成功后的内部校准时钟的配置值。

进一步地，所述方法还包括：

在芯片每次上电复位时，读取上一次存储的最终校准成功的校准参数，作为内部待校准时钟的配置值。

一种自动校准时钟频率的系统，所述系统包括：

芯片工作时钟选择器，用于接入外部输入的标准时钟，并选择外部输入的标准时钟或者校准成功后的内部校准时钟作为工作时钟进行输出；

目标时钟计数器，用于将所述外部输入的标准时钟作为校准目标时钟，并对校准目标时钟进行计数，并输出目标计数结果n1至时钟校准参数生成单元；

校准时钟计数器，用于对内部待校准时钟进行计数，并输出校准计数结果n2至时钟校准参数生成单元；

时钟校准误差配置器，用于输出误差配置值n3至目标校准参数生成单元；

所述目标校准参数生成单元，用于根据目标计数结果n1和校准计数结果n2的计数差值的绝对值n，判断绝对值n是否小于所述误差配置值n3，如果n小于n3，则校准成功，否则继续校准。

进一步地，所述系统还包括：

校准参数存储单元，用于存储所述目标校准参数生成单元最终校准成功的成功校准参数，并把所述成功校准参数输出作为内部待校准时钟的配置值。

本发明提供的技术方案进一步缩短了校准时间，并且通过创新使用芯片工作时钟选择器，在没完成芯片内部待校准时钟pll校准前，可选择外部输入时钟做为芯片工作时钟，进行其它功能测试，使芯片时钟频率校准不再单独占用测试时间，提高了测试效率；在时钟校准过程中，只需外部提供校准目标时钟，配置好时钟校准误差，即可自动完成芯片内部待校准时钟pll的校准，该技术方案高效便捷，并且能够自动完成时钟频率校准。

〖附图说明〗

图1为本发明一种自动校准时钟频率的方法流程图。

图2为本发明一种自动校准时钟频率的系统结构框图。

〖具体实施方式〗

下面结合附图对本发明的具体实施方式作进一步说明：

如图1所示的自动校准时钟频率的方法，所述方法包括以下步骤：

芯片工作时钟选择器接入外部输入的标准时钟，并将所述外部输入的标准时钟作为工作时钟；

目标时钟计数器接入外部输入的标准时钟，并将所述外部输入的标准时钟作为校准目标时钟；

启动一轮校准，目标时钟计数器与校准时钟计数器同时开始计数，当所述目标时钟计数器对校准目标时钟的目标计数结果为n1时停止，此时，所述校准时钟计数器对内部待校准时钟pll的校准计数结果为n2；

目标校准参数生成单元计算n1和n2的计数差值的绝对值n，并判断n是否小于时钟校准误差配置器的误差配置值n3，如果n小于n3，则校准成功，否则继续下一轮校准；

芯片工作时钟选择器选择校准成功后的内部待校准时钟作为工作时钟。

本发明所述的方法，芯片的工作时钟可以通过目标时钟接口，输入与设计目标一样频率的时钟即可；芯片不用等待时钟频率校准完成，便可获得频率精确的工作时钟。只要芯片有频率准确的工作时钟，在芯片内部时钟校准的同时，可并行进行其它功能的测试，测试效率大大提高。

优选的，所述继续校准包括：根据计数差值的绝对值n和配置的校准计数差值n4，计算每轮预估校准步进参数p1=n/n4,并根据每轮预估校准步进参数p1调整下轮校准参数p，执行下一轮校准。通过采用预估校准步进参数，可以很快找到目标校准参数，大大缩短校准时间。

优选的，所述根据每轮预估校准步进参数p1调整下轮校准参数p，包括：如果n1大于n2，则增大所述校准参数p，使下轮校准参数p=p+p1；如果n1小于n2，则减小所述校准参数，使下轮所述校准参数p=p-p1。

优选的，所述执行下一轮校准，包括：判断所述校准参数p是否达到最大值或者最小值，如果达到，且n大于n3，则校准失败。

优选的，所述校准参数p设有128个档位，相邻档位的时钟频率偏差为0.5%，可校准范围为-32%至+32%。设置可校准范围，能够根据不同的需求，选择不同的器件，实现最高性价比。

优选的，所述时钟校准误差配置器所配置的最大允许误差范围为0%至25%。设置最大允许误差范围，能够根据不同的需求，选择不同的器件，实现最高性价比。

优选的，在所述校准成功之后，在芯片工作时钟选择器选择校准成功后的内部待校准时钟作为工作时钟之前，还包括：存储最终校准成功的成功校准参数，并输出作为校准成功后的内部校准时钟的配置值。使得芯片能够在最精确的工作时钟下进行工作，提高芯片工作性能和工作质量。

优选的，所述方法还包括：在芯片每次上电复位时，读取上一次存储的最终校准成功的校准参数，作为内部待校准时钟的配置值。

如图2所示的一种自动校准时钟频率的系统，所述系统包括芯片工作时钟选择器、目标时钟计数器、校准时钟计数器、时钟校准误差配置器、时钟校准参数生成单元、校准结果寄存器和校准参数存储单元。

其中，芯片工作时钟选择器，用于接入外部输入的标准时钟，并选择外部输入的标准时钟或者校准成功后的内部校准时钟作为工作时钟进行输出。目标时钟计数器，用于将所述外部输入的标准时钟作为校准目标时钟，并对校准目标时钟进行计数，并输出目标计数结果n1至时钟校准参数生成单元。校准时钟计数器，用于对内部待校准时钟pll进行计数，并输出校准计数结果n2至时钟校准参数生成单元。时钟校准误差配置器，用于输出误差配置值n3至目标校准参数生成单元。所述目标校准参数生成单元，用于根据目标计数结果n1和校准计数结果n2的计数差值的绝对值n，判断绝对值n是否小于所述误差配置值n3，如果n小于n3，则校准成功，否则继续校准。校准结果寄存器，用于存储校准结果。校准参数存储单元，用于存储所述目标校准参数生成单元最终校准成功的成功校准参数，并把所述成功校准参数输出作为内部待校准时钟的配置值。

本发明所述的系统，芯片的工作时钟可以通过目标时钟接口，输入与设计目标一样频率的时钟即可；芯片不用等待时钟频率校准完成，便可获得频率精确的工作时钟。只要芯片有频率准确的工作时钟，在芯片内部时钟校准的同时，可并行进行其它功能的测试，测试效率大大提高。

优选的，目标时钟计数器为12bit计数器，对外部输入的标准时钟计数，校准时钟计数器为13bit计数器，对芯片的内部待校准时钟pll计数。启动一轮校准时，目标时钟计数器与校准时钟计数器，同时开始计数，该轮校准结束后同时停止计数。当目标时钟计数器计数到n1时停止一轮校准，校准时钟计数器同时记录该轮校准的计数值n2，计算n1和n2的计数差值n的绝对值。其中，n1可以取12bit计数器的最大计数值，这样就可以不用提供额外的计数器对n1的值进行计数，从而减小了硬件成本，降低了数据处理难度。

优选的，时钟校准误差配置器为10bit，配置值n3可以为计数差值的绝对值n所允许的最大值。最大允许偏差范围可配为0至25%，即n3=“0000000000”时最大允许偏差为0%，n3=“1111111111”时最大允许偏差为25%。

优选的，时钟校准参数生成单元中，校准参数p为7bit，共有128个档位参数，初始校准参数为“1000000”，校准参数值越大pll频率越快，反之越慢。相邻档位参数时钟频率偏差为0.5%，即校准精度为0.5%，可校准范围为-32%~+32%。包括相邻档位参数计数差值器，用来配置相邻档位校准参数计数差值，如相邻校准参数“1000000”与“1000001”，校准计数差值配置为n4。每轮预估校准步进参数p1=n/n4（p1取整数，最小为1）。根据目标时钟计数器n1与校准时钟计数器n2，如果n1大于n2表明pll慢于校准目标时钟，应增大校准参数，则下轮校准参数p=p+p1；如果n1小于n2表明pll快于校准目标时钟，应减小校准参数，则下轮校准参数p=p-p1；由于采用了预估校准步进参数，可以很快的找到目标校准参数，大大缩短校准时间。如果p增大到最大值“1111111”，或减小到最小值“0000000”，pll频率还没有达到允许的误差范围内，则校准失败，结束校准，如果p还没增大到最大值“1111111”，或减小到最小值“0000000”，如果n小于n3，则校准成功，结束校准，否则继续校准。

优选的，校准结果寄存器通过两个标志位来记录校准结果；第一标志位置1，表征校准结束，第一标志位置0，表征校准未结束。第二标志位置1，表征校准成功，第二标志位置0，表征校准失败。时钟校准误差配置器，用来配置钟频率偏差的误差范围。校准参数存储单元可以是otp、mtp或eeprom等存储器，用来存储最终校准成功的成功校准参数。芯片每次上电复位后pll的参数配置值，可以从校准参数存储单元读取。

综上所述，本发明提供的技术方案进一步缩短了校准时间，并且通过创新使用芯片工作时钟选择器，在没完成芯片pll校准前，可选择外部输入时钟做为芯片工作时钟，进行其它功能测试，使芯片时钟频率校准不再单独占用测试时间，提高了测试效率；在时钟校准过程中，只需外部提供标准时钟（目标频率时钟），即可自动完成芯片pll的校准，该技术方案高效便捷，并且能够自动完成时钟频率校准。

以上实施例仅为充分公开而非限制本发明，凡基于本发明的创作主旨、未经创造性劳动的等效技术特征的替换，应当视为本申请揭露的范围。