基于RockChipPX2平台的控制电路的制作方法

本实用新型涉及一种车载设备技术领域，尤其涉及一种基于RockChip PX2平台的控制电路。

背景技术：

目前，大部分的安卓设备按存储器类型可以分为MASKROM（掩模型只读存储器），OTPROM（One Time Programmable Read-Only Memory一次编程只读存储器），FLASHROM（快速擦写只读编程器）等类型。而RockChip PX2平台是使用MASKROM类型的FLASH。

一般来说，MASKROM设备FLASH模块的供电VCC_NAND时序要求在系统电压之后，为了保持供电的稳定性和系统时序的要求，MASKROM设备的FLASH要求系统电压经LDO（low dropout regulator，低压差线性稳压器）转换后进行供电，并在LDO的PWR_EN加上相应的延时来满足时序要求。

如图1所示，RT9167-30为LDO，SHDN为LDO的PWR_EN，VSYS为系统电源，VCC_NAND给FLASH进行供电，R2串联在LDO的PWR_EN上作延时作用，使得VCC_NAND满足系统的时序要求。

如图2所示，正常上电时，由于R2的延时作用，PWR_EN上升比较慢，LDO开启阈值延后VSYS起来，VCC_NAND延后VSYS起来，满足系统时序要求。

如图3所示，正常下电时，由于R2的延时作用，PWR_EN的下电时序比VSYS和VCC_NAND要慢。

由上可知，由于LDO的PWR_EN上的串联电阻在上电的时候起到延时的作用，使得VCC_NAND时序满足系统要求，但是在系统快速上下电的时候，可能会出现时序异常。

具体地，当下电后马上快速上电时，由于串联R2的延时作用，PWR_EN下降得比VSYS和VCC_NAND要慢很多；在再次上电前，PWR_EN电压还在LDO开启的阈值之上；上电后，VCC_NAND就随着VSYS马上起来了，导致VCC_NAND的时序并没有在VSYS之后。

如图4所示，实际测试中，当下电后快速上电，由于时序不能达到要求，系统可能会不正常进入MASKROM模式。

技术实现要素：

本实用新型所要解决的技术问题在于，提供一种结构简单、稳定性强的基于RockChip PX2平台的控制电路，可保证FLASH的上下电时序都满足系统时序的要求，杜绝了系统不正常进入MASKROM的情况。

为了解决上述技术问题，本实用新型提供了一种基于RockChip PX2平台的控制电路，包括相互电连接的LOD转换电路及延时电路，所述延时电路包括第一电阻、第二电阻及第六电容，所述第一电阻的一端接地且另一端与LOD转换电路电连接，所述第二电阻的一端与IO电源电连接且另一端与LOD转换电路电连接，所述第六电容的一端接地且另一端与LOD转换电路电连接，其特征在于，所述基于RockChip PX2平台的控制电路还包括钳位电路；所述钳位电路包括第一二极管及第二二极管，所述第二电阻的另一端通过第一二极管与LOD转换电路电连接，所述第六电容的另一端通过第一二极管与LOD转换电路电连接，所述第二二极管的负极与IO电源电连接且正极通过第一二极管与LOD转换电路电连接。

作为上述方案的改进，所述第一二极管的正极分别与第二电阻、第六电容及第二二极管电连接，所述第一二极管的负极与LOD转换电路电连接。

作为上述方案的改进，所述LOD转换电路上设置有控制芯片，所述控制芯片上设置有SHDN引脚，所述第一二极管的负极与LOD转换电路中的SHDN引脚电连接。

实施本实用新型的有益效果在于：

本实用新型基于RockChip PX2平台的控制电路中增设有钳位电路，通过将钳位电路与现有的LOD转换电路及延时电路相结合，构成具有钳位及延时功能的控制电路。

在钳位电路的作用下，本实用新型给控制芯片的SHDN引脚上下电提供了不同的通路，保证了系统无论在何种使用情况下，FLASH的上下电时序都满足系统时序的要求，杜绝了系统不正常进入MASKROM的情况，提供系统使用的鲁棒性。具体地，钳位电路在下电时给控制芯片中的SHDN引脚提供下电通路，而上电时还是通过原有的延时电路对SHDN引脚进行延时处理，保证系统的上下电时序正常。

附图说明

图1是现有的控制电路的电路图；

图2是采用图1电路时，正常上电时序图；

图3是采用图1电路时，正常下电时序图；

图4是采用图1电路时，快速上电、下电时序图；

图5是本实用新型基于RockChip PX2平台的控制电路的电路图；

图6是采用图5电路时，快速上电、下电时序图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型作进一步地详细描述。仅此声明，本发明在文中出现或即将出现的上、下、左、右、前、后、内、外等方位用词，仅以本发明的附图为基准，其并不是对本发明的具体限定。

参见图5，图5显示了本实用新型基于RockChip PX2平台的控制电路的电路图，其包括相互电连接的LOD转换电路、延时电路及钳位电路，具体地：

所述LOD转换电路包括控制芯片U1（控制芯片U1相当于LDO）、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5及第七电容C7，所述控制芯片U1上设置有IN引脚、GND引脚、SHDN引脚（SHDN引脚相当于LDO的PWR_EN）、FB/OUT引脚及BP引脚；所述IN引脚分别与系统电源VSYS及第四电容C4连接；所述GND引脚接地；所述SHDN引脚分别与延时电路及钳位电路连接；所述FB/OUT引脚分别与第一电容C1的一端、第二电容C2的一端、第三电容C3的一端、第七电容C7的一端及供电电源VCC_NAND连接，所述第一电容C1的另一端、第二电容C2的另一端、第三电容C3的另一端及第七电容C7的另一端接地；所述BP引脚与第五电容C5的一端连接，所述第五电容C5的另一端接地。

所述延时电路包括第一电阻R1、第二电阻R2及第六电容C6，所述第一电阻R1的一端接地且另一端与LOD转换电路电连接，所述第二电阻R2的一端与IO电源VCC_IO电连接且另一端与LOD转换电路电连接，所述第六电容C6的一端接地且另一端与LOD转换电路电连接。

所述钳位电路包括第一二极管D1及第二二极管D2，所述第二电阻R2的另一端通过第一二极管D1与LOD转换电路电连接，所述第六电容C6的另一端通过第一二极管D1与LOD转换电路电连接，所述第二二极管D2的负极与IO电源VCC_IO电连接且正极通过第一二极管D1与LOD转换电路电连接。进一步，所述第一二极管D1的正极分别与第二电阻R2、第六电容C6及第二二极管D2电连接，所述第一二极管D1的负极与LOD转换电路电连接。所述第一二极管D1的负极与LOD转换电路中的SHDN引脚电连接。

与现有技术不同的是，本实用新型中增设有钳位电路，钳位电路在下电时给控制芯片U1中的SHDN引脚提供下电通路，而上电时还是通过原有的延时电路对SHDN引脚进行延时处理，保证系统的上下电时序正常。

下面结合具体的电路对本实用新型做进一步描述：

上电时，IO电源VCC_IO通过第二电阻R2和第一二极管D1对SHDN引脚进行上电，供电电源VCC_NAND后于系统电源VSYS上电，系统时序满足要求。

下电时，系统电源VSYS和IO电源VCC_IO迅速下电为0，A点的电压通过第二二极管D2迅速下电，由于第二二极管D2和第一二极管D1的钳位作用，A点电压为0.7V，B点由于通过第一电阻R1进行接地下拉，B点电压迅速下电为0。由于第一二极管D1响应时间非常短，为ns级别，所以B点下电速度跟系统电源VSYS基本一致。即SHDN引脚下电速度可以迅速响应系统电源VSYS和供电电源VCC_NAND的下电速度。

如图6所示，采用本实用新型后，即使出现“下电后快速上电”的情况下，由于第二二极管D2和第一二极管D1的钳位作用，SHDN引脚也可以迅速响应系统电源VSYS的下电速度。在再次上电时，由于第二电阻R2的延时作用，SHDN引脚上升沿缓慢，供电电源VCC_NAND后于系统电源VSYS上电，满足系统时序要求。

由上可知，本实用新型给控制芯片U1的SHDN引脚上下电提供了不同的通路，保证了系统无论在何种使用情况下，FLASH的上下电时序都满足系统时序的要求，杜绝了系统不正常进入MASKROM的情况，提供系统使用的鲁棒性。

以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本实用新型的保护范围。