本实用新型公开了一种记录板卡，属于计算机板卡技术领域，具体地说是一种基于FPGA的高速大容量记录板卡。
背景技术：
VPX总线是VITA(VME International Trade Association, VME国际贸易协会)组织于2007年在其VME总线基础上提出的新一代高速串行总线标准。VPX总线采用高速串行总线技术替代了VME总线的并行总线技术。VPX总线引入了目前最新串行总线技术，例如:RapidIO、PCI-Express和万兆以太网等，支持更高的背板带宽。
FPGA，Field-Programmable Gate Array，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
本实用新型提供一种基于FPGA的高速大容量记录板卡，符合VPX架构标准，用于VPX架构的雷达信号处理系统，以便使雷达信号处理系统适应爆发式增长的数据处理需求。
技术实现要素：
本实用新型提供一种基于FPGA的高速大容量记录板卡，所采用的技术方案为：
一种基于FPGA的高速大容量记录板卡，所述板卡上配置FPGA逻辑架构，FPGA逻辑架构包括接口模块和数据处理模块，其中数据处理模块包括DMA模块，乒乓数据处理模块，软核CPU模块，接口模块包括PCIe接口模块，DDR3接口模块，SATA接口模块；
软核CPU模块通过DDR3接口模块外接DDR3内存运行程序，负责管控各个模块；
数据通过PCIe接口模块进入板卡通过DMA模块和乒乓数据处理模块进行缓存，并提供到SATA接口模块的数据通道，存入电子盘；读取时，接收到读取指令后，通过SATA接口模块从电子盘中读取数据，经整合后再从PCIe接口模块输出。
所述接口模块还包括千兆以太网接口模块，负责软核CPU模块实现与管理设备通信，管理板卡和实现数据导入导出。
所述乒乓数据处理模块也通过DDR3接口模块外接DDR3，进行数据缓存。
所述SATA接口模块提供2^n通道连接电子盘，其中n为自然数，n≤3。
本实用新型的有益效果为：
本实用新型提供一种基于FPGA的高速大容量记录板卡，所述板卡上配置FPGA逻辑架构，FPGA逻辑架构包括接口模块和数据处理模块，其中数据处理模块包括DMA模块，乒乓数据处理模块，软核CPU模块，接口模块包括PCIe接口模块，DDR3接口模块，SATA接口模块；利用本实用新型板卡，数据通过PCIe接口模块进入板卡通过DMA模块和乒乓数据处理模块进行缓存，并提供到SATA接口模块的数据通道，存入电子盘；读取时，接收到读取指令后，通过SATA接口模块从电子盘中读取数据，经整合后再从PCIe接口模块输出，可以在系统中负责记录来自其他板卡的数据，和供其它板卡读取数据。并且发挥了FPGA实现高速串行接口的高性能和可扩展性。
附图说明
图1本实用新型的系统框架示意图。
具体实施方式
下面参照附图所示，通过具体实施方式对本实用新型进一步说明：
本实用新型采用Xilinx的V7 330T FPGA，配置6U VPX高速大容量记录板卡，为PCIe端点设备，支持PCIe 3.0 X4，其中数据处理模块有DMA模块，乒乓数据处理模块，软核CPU模块，接口模块有PCIe 3.0接口模块，DDR3接口模块，SATA 3.0接口模块，千兆以太网接口模块，其中软核CPU为Microblaze处理器，SATA 3.0接口模块提供8通道连接SATA 3.0电子盘，
软核CPU模块通过DDR3接口模块外接DDR3内存运行程序，负责管控各个模块，还通过千兆以太网接口模块实现与管理设备通信，管理板卡和实现数据导入导出；
数据通过PCIe 3.0接口模块进入板卡通过DMA模块和乒乓数据处理模块进行缓存，并提供到SATA 3.0接口模块的8数据通道，存入电子盘；读取时，接收到读取指令后，通过SATA 3.0接口模块从电子盘中读取数据，经整合后再从PCIe 3.0接口模块输出。
上述实施例中，乒乓数据处理模块也可以通过DDR3接口模块外接DDR3，进行数据缓存。SATA 3.0接口模块可根据实际情况选择通道数量。
本实用新型的板卡可放入6U VPX架构的雷达信号处理系统中，PCIe接口模块接收来自雷达信号处理系统其他板卡的数据，能够达到3.9Gbps通信带宽。发挥了FPGA实现高速串行接口的高性能和可扩展性，并且利用SATA电子盘可以方便的扩展存储容量。