本发明涉及片上电源分配网络的参数提取以及噪声分析，动态电压频率调节过渡序列中门控操作的高效分析以及规划，适用于芯片电源分配网络的降噪以及移动设备的低功耗设计。
背景技术：
为了保证移动设备的电池持续时间，动态电压频率调节等技术通过根据任务的需求，动态地调节分配芯片资源与工作，在低功耗系统的设计上取得了显著地效果，成为了现代系统芯片设计中的关键基本技术。在动态电压频率调节的过程中，大量的电流随着时钟频率的过渡在短时间内集中出现在电源网上，在芯片电源分配网络(pdn)引起大幅度的电源噪声。而随着持续降低的芯片电源电压，保证芯片正常工作的噪声容限正变得越来越小，如何高效在较低的电源电压下完成电压频率调节并保证较小的电源分配网噪声以使得电路能够正常工作这一问题成为低功耗片上系统芯片设计的关键。由于成本和芯片面积的限制，引入更多退耦合电容这一传统解决方案变得不再现实。而另一个常用的解决方案则是通过执行一个动态电压频率调节过渡序列，分阶段的去掉或者引入时钟的某些周期，延长时钟频率变化的过程从而平缓在电源网上引起的噪声。针对这一解决方案，本发明重点从电源状态和管理策略两方面进行分析，通过建立混合0/1线性规划模型进行求解，找到一个最优的时钟门控过渡序列使得它所引起的电源噪声能达到最小，并以此设计噪声感知的动态电压频率调节过渡序列优化技术。相比传统算法和启发式算法，本发明设计可以达到53％和15％的最大噪声幅度优化。
本发明设计的实现首先基于对已有的pdn电路模型电学参数的精确提取以及计算，并以此为基础计算一系列门控操作将在电源网络上引起噪声情况。其次，基于pdn电路模型参数对噪声响应情况的精确模拟，使得设计者能够对此类门控序列进行详细严谨的规划使得它们所引起的噪声在pdn上的叠加能够达到理论最小值。即，通过相关的算法搜索一个门控序列组合，执行这个组合操作在pdn上所引起的噪声叠加起来的最大值最小。至此，对电源噪声的优化转变为对一些噪声波形的时间以及幅度的组合排列优化问题。
对于此类优化，目前比较常用的算法有动态规划以及启发式算法等方法。针对本发明设计的目标问题，由于问题规模大以及不存在子问题结构等特点，动态规划等算法在解决此问题上难以获得很好的效率提升。而对于启发式的搜索算法，相对随机的搜索过程使得设计者难以对所获得的结果的好坏程度进行一个较为准确的评估，且此类算法存在容易陷入局部最优的问题，其搜索结果以及效率难以满足设计要求。
非专利文献1(w.lam,et.al."clockschedulingforpowersupplynoisesuppressionusinggeneticalgorithmwithselectivegenetherapy."proc.isqed,2003.)中所提出的随机式搜索算法，由于搜索方向整体随机，使其稳定性低且搜索效率低下，通常出现分配很长的搜索时间却无法获得与之匹配的的较好的搜索结果。
非专利文献2(y.kim,et.al."powersupplynoisereductionbyclockschedulingwithgate-levelcurrentwaveformestimation."proc.internationalsocdesign,2008.)中所提出的利用启发式算法的模型，存在容易陷入局部最优缺点且无法对当前解做有效评估等缺点。
非专利文献3(h.jiang,et.al."powergatingschedulingforpower/groundnoisereduction."proc.dac,2008.)中所提出的利用三角波近似电压降落并用遗传算法进行噪声优化的方法存在精度不足、难以对优化结果进行评估等问题。
技术实现要素：
本发明针对现有技术的不足，提供一种噪声感知的动态电压频率调节过渡序列设计方法。
典型的电源分配网络上的噪声通常有一个持续的震荡过程，持续几到十个时钟周期然后缓慢褪去。本发明利用这一特性，对引入或屏蔽的时钟周期进行特定的优化，使这些噪声波形能够相互利用波形的震荡抵消减少最大值出现的那一部分，从而使得这一系列的引入屏蔽操作引起的噪声能够达到最小。本发明所提出的技术方案将动态电压频率调节过渡序列的优化描述为一个两步的过程。
1)对于过渡序列中门控引起片上电源分配网络噪声的高效评估。由于对这些噪声的操作在实际上是离散的，并借助片上电源网的线性时不变特性以及冲击响应的概念，我们提出了基于梯形脉冲的电源网分析技术。我们以一系列的梯形脉冲：
来近似执行引入或屏蔽某些时钟周期的门控操作时所引起的突入电流，并从所需分析电源网的电路模型中提取其频域阻抗信息并通过傅里叶反变化计算其冲激响应hpdn(t)，冲激响应hpdn(t)与单个突入电流it(t-ti)的卷积：
结果即为这一突入电流在pdn上所引起的电源噪声。利用片上电源网的线性时不变特性，这一系列操作在电源分配网络上引起的总噪声叠加响应则可以写为：
此响应的最大值则用作评估一个过渡序列好坏的尺度。因此，相较于进行复杂的电源分配网络分析，通过这一方法，我们可以预先计算好一个梯形脉冲的响应，然后通过平移叠加的方式计算得到所有梯形脉冲的响应叠加，大大减低了噪声估计的计算复杂度。且相较于使用简单的三角波对电压降落进行近似，以此方法进行电压降落的评估所得波形更为准确。
2)对过渡序列中这一系列的时钟周期引入或屏蔽操作进行合理的规划，以达到降低电源噪声的目的。进一步地，对时钟序列的优化问题可以被描述为：在一定时间范围0≤ti≤m内找到一组时间信息
利用已知规划时间m、规划数量n以及噪声响应r(st)定义混合型0-1线性规划的数学模型，并通过相关搜索算法在满足规划时间和周期数量这两个约束条件的解集合中搜索达到要求的优化规划决策，最终得到对应的最优转换序列。
本发明的有益效果是：本发明针对已有技术方法的不足，提出了通过将相关的问题定义为混合型0-1线性规划模型，并利用分支界限法联合启发式算法求解。对应启发式算法存在难以对所得规划结果进行评估的问题，线性规划的方法通过建立并求解对偶问题，可以准确评估当前所得解与最优解间的距离，并以此准确评估所得解的优化程度。而对于启发式算法容易陷入局部最优导致搜索停滞的问题，使用线性规划模型并利用分支界限法求解能够保证正确的搜索方向，迅速搜索到明显优于启发式算法的结果且具备保证最优解的能力，搜索速度与最终优化结果两方面都明显优于遗传算法等启发式算法。且通过仿真实验，线性规划模型的优越性得到进一步证明。尽管在搜索规模急剧增大的情况下，通过线性规划模型搜索到最优解可能耗费较长时间，但在搜索过程中其搜索结果优化程度以及效率也同样高于其他传统算法以及启发式算法。
附图说明
图1是本发明的实现总流程图；
图2是本发明的电路模型参数提取结果示例；
图3是本发明的优化过程的仿真示例；
图4是本发明的仿真优化搜索过程展示；
图5是本发明的仿真结果展示。
具体实施方式
参照图1，本发明的具体实施步骤为：
1)获取片上电路开关操作的电源噪声单位响应，具体包括以下子步骤：
1.1)通过spice仿真器和pdn模型提取电源分配网络的频域阻抗参数z(f)；
1.2)对所得频域阻抗参数进行插值以及傅里叶反变换等计算，得到电源分配网络的时域冲激响应数hpdn(t)＝ifft(z(f))；
1.3)以梯形脉冲近似突入电流，计算t时刻的单位梯形脉冲is(t)与hpdn(t)的卷积得到响应
2)依据步骤1)获取的电源噪声单位响应建立0/1混合线性规划求解模型。
2.1)针对动态电压频率调节过渡序列优化，设定规划时间m以及规划数量n，定义如下线性规划的不等式约束矩阵:
矩阵a的第i行为噪声响应r向右平移i-1个位置，表示在i-1时刻门控此时钟周期引入一个突入电流i并在电源网上引起噪声响应r1×n。
2.2)定义一维0/1决策向量x1×m：
x1×m＝[x1x2…xm]
xi＝1表示在i时刻采取门控操作，引起突入电流is(t)，反之则不做任何操作，整个向量即为待求解优化序列。
2.3)定义混合线性规划数学模型约束：
-vmax≤atx1×mt≤vmax(6)
以保证叠加后的总噪声波形小于所定义的噪声最大值变量vmax。由于只需要门控n个比特，定义约束决策变量
minimize：
vmax
s.t.
-vmax≤atx1×mt≤vmax
xi∈{0,1}
3)求解步骤二中的线性规划问题，所得决策变量即为相应的过渡序列规划结果。
本发明的优化过程可以通过仿真进一步说明展示：
1.仿真条件
仿真从特定电源网spice模型中得到相应参数(见图2)并计算其对梯形脉冲的响应，以在8个周期内控制3个时钟域为条件，定义0-1决策变量矩阵x1×8为：
x1×8＝[x11x12…x18]
2.仿真内容
仿真优化的目标以及约束可以写为：
minimize：
vmax
s.t.
vmax≤atx1×8t≤vmax
图3(a)中展示了优化前的门控序列所产生的所有突入电流，其所对应的变量矩阵为：
x1×8＝[11100000]
经过线性规划模型优化后的序列如图3(b)所示,所对应的变量矩阵为：
x1×8＝[10001010]
优化后的最终噪声结果如图3(c)虚线所示,且对比实线所表示的未优化的噪声波形，优化后的波形噪声最大值降低超过50％。
图4展示了当优化一个32周期16时钟域时遗传算法的优化过程与本发明优化过程的对比。从图中可以看出，用实线表示的本发明的搜索结果明显优于虚线所示的遗传算法，其所获得优化序列相比于遗传算法所得结果在噪声最大值上降低了超过百分之二十。对于此实例，我们在图5中展示了本发明(实线)与遗传算法(虚线)以及传统方法(点画线)所得结果的对比。