一种基于DSP多核架构双模跟踪方法与流程

文档序号:20013194发布日期:2020-02-22 12:00阅读:879来源:国知局
一种基于DSP多核架构双模跟踪方法与流程

本发明属于红外成像导引头设备软件末制导技术领域,具体涉及一种基于dsp多核架构双模跟踪方法。



背景技术:

根据导弹武器系统作战使用需求,红外导引头需要具备对地面固定目标的稳定跟踪能力,目前某多型红外成像导引头对地固定目标的末制导跟踪主要是基于模板匹配跟踪,该算法具有计算速度快,能够实现对复杂背景固定目标的稳定跟踪能力,然而基于该种算法无法有效应对弱纹理/无纹理目标场景、云层、火光等目标遮挡场景,进而影响跟踪结果。



技术实现要素:

(一)要解决的技术问题

本发明要解决的技术问题是:如何解决传统单模跟踪算法普适性不足,无法覆盖遮挡等典型战场环境下对目标的稳定跟踪能力,以及传统的单核dsp的处理能力已经很难满足复杂跟踪算法的处理要求的技术问题。

(二)技术方案

为了解决上述技术问题,本发明提供了一种基于dsp多核架构双模跟踪方法,该方法中设计了主从并行处理模式,建立核间通讯机制,采用rapidio接口从fpga接收实时图像数据并缓存至双模跟踪模块的ddr3中,该双模跟踪模块采用dsp实现,其包括缓存区ddr3、主核、从核,跟踪过程中首先在ddr3中寻址当前图像并分发给主核和从核的相应地址,主核、从核分别完成当前帧图像跟踪定位,从核跟踪完成之后向主核发送中断信号,主核响应中断完成双模跟踪结果融合。

优选地,其中,所述rapidio接口配置为directio传输模式,通过函数参数设置通讯方式及波特率,并根据dsp运行的核号及fpga使用的门铃号设置核号与门铃号的映射关系,以乒乓结构的方式接收实时图像数据。

优选地,该方法中,根据倍频和分频参数配置ddr3工作频率,设置ddr3的数据位宽,分配512mb的ddr3进行cache和预取功能。

优选地,该方法采用多核中设置代理任务的方式,基于ipc核间通讯实现多核并行计算目的,在ddr3寻址到最新帧实时图像数据,分别分配给主核和从核的地址后,主核发送ipc中断消息通知从核进行跟踪计算,同时主核并行启动跟踪计算,从核完成跟踪计算后,向主核发送表示完成信号的ipc中断消息,主核收到从核发送的ipc中断消息后完成双模跟踪结果的融合。

优选地,双模跟踪结果融合时根据主核跟踪状态和从核跟踪状态进行两两组合判断,包括4种情况的跟踪状态组合信息,计算两个跟踪点的欧式距离,同时对双模跟踪图像帧号一致性和跟踪异常原因进行判断,通过多特征信息决策完成对跟踪结果的信息融合,得到融合跟踪结果,所述多特征信息包括跟踪状态组合信息、欧式距离、跟踪异常原因、跟踪图像帧号一致性。

优选地,所述4种情况的跟踪状态组合信息如下表所示:

1:正常跟踪0:异常跟踪。

优选地,该方法还包括将融合结果上报的步骤。

(三)有益效果

本发明通过设计多核架构双模跟踪方法,利用多核dsp更高的耦合性和计算效率,增加深度学习等复杂跟踪算法的并行计算,利用双模跟踪结果对目标位置信息进行决策融合,有效提高跟踪软件在遮挡等复杂战场环境下的跟踪精度。

附图说明

图1为本发明的多核架构双模跟踪方法原理图;

图2为本发明的多核并行计算方法流程图;

图3为本发明的跟踪融合方法流程图。

具体实施方式

为使本发明的目的、内容、和优点更加清楚,下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。

本发明的多核架构双模跟踪方法中,设计了主从并行处理模式,如图1所示,建立核间通讯机制,采用高速rapidio接口从fpga接收实时图像数据并缓存至双模跟踪模块的ddr3中,该双模跟踪模块采用dsp实现,其包括缓存区ddr3、主核core0、从核core1,跟踪过程中首先在ddr3中寻址当前图像并分发给主核和从核的相应地址,主核、从核分别完成当前帧图像跟踪定位,从核跟踪完成之后向主核发送中断信号,主核响应中断完成双模跟踪结果融合并上报。

其中,rapidio接口是一个针对嵌入式系统与市场的高性能、低引脚数的互联接口,具有通信稳定、低延时、低功耗、高带宽、通信速度达gbps等特点。传统的单核dsp跟踪技术采用emif同步/异步方式接收实时图像数据,该接口对于640*512*8bit大面阵实时图像数据传输能力有限,为解决图像数据的高效接收,压缩图像数据接收时间,本发明设计rapidio接口实现fpga与dsp之间的实时图像数据传输,接口配置为directio传输模式,通过函数参数设置通讯方式及波特率,并根据dsp运行的核号及fpga使用的门铃号设置核号与门铃号的映射关系,以乒乓结构的方式高效接收实时图像数据,避免读写冲突。相比较于emif同步方式收图效率提高近7倍,相对于emif异步方式收图效率提高近29倍,图像接口数据传输速率表详见表1。

表1图像接口数据传输速率表

设计ddr3片外存储芯片缓存2s实时图像,由于dsp系统内部和外部存储器的访问速率相差20倍以上,cpu核内部的一级cache访问仅需1个时钟周期,二级cache和多核共享内存需要两个时钟周期,而对于ddr3的数据读写至少需要20个ddr3时钟周期才能完成,为提高ddr3读写速率,根据倍频和分频参数配置ddr3工作频率,设置ddr3的数据位宽,分配512mb的ddr3进行cache和预取功能,优化缓存数据访问效率。

设计多核并行处理机制,采用多核中设置代理任务的方式,基于ipc核间通讯实现多核并行计算目的,主核与从核协同工作原理如图2所示。在ddr3缓存区寻址到最新帧实时图像数据后,分别分配给主核和从核的地址,主核发送ipc中断消息通知从核进行跟踪计算,同时主核并行启动跟踪计算,从核完成跟踪计算后,向主核发送表示完成信号的ipc中断消息,主核收到从核发送的ipc中断消息后完成双模跟踪结果的融合。

双模跟踪结果融合时根据主核跟踪状态和从核跟踪状态进行两两组合判断,包括4种情况的跟踪状态组合信息如表2所示,计算两个跟踪点的欧式距离,同时对双模跟踪图像帧号一致性和跟踪异常原因进行判断,通过多特征信息(跟踪状态组合信息、欧式距离、跟踪异常原因、跟踪图像帧号一致性)决策完成对跟踪结果的信息融合,如图3所示,得到融合跟踪结果,可以解决在目标低对比度情况下发生的末制导跟踪漂移现象,降低虚警率。

表2跟踪状态组合

1:正常跟踪0:异常跟踪

可以看出,本发明提出的一种基于dsp多核架构双模跟踪方法,实现了多个跟踪算法的并行计算,通过对打击目标位置信息的融合决策,来提高末制导跟踪精度。该方法通过增加跟踪算法的复杂性提高了跟踪软件对复杂战场环境的跟踪能力,基于dsp多核架构双模跟踪架构标准对后续开发具有可拓展性,可有效缩短后续研制周期。

以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1