本发明有关于非挥发式存储器的控制器的硬件设计。
背景技术：
：：非挥发式存储器有多种形式─例如，快闪存储器(flashmemory)、磁阻式随机存取存储器(magnetoresistiveram)、铁电随机存取存储器(ferroelectricram)、电阻式随机存取存储器(resistiveram)、自旋转移力矩随机存取存储器(spintransfertorque-ram，stt-ram)…等，用于长时间数据保存，可做为储存媒体实现一数据储存装置。如何在硬件设计上提升数据储存装置的效能为本
技术领域：
：一项重要议题。技术实现要素：本发明为非挥发式存储器揭露一种高效控制技术。根据本发明一种实施方式实现的一数据储存装置包括一非挥发式存储器以及一控制器。该控制器具有一主机桥接控制器、一主运算单元、一片内总线、一系统存储器、以及一非挥发式存储器接口控制器。该主机桥接控制器耦接一主机。该非挥发式存储器接口控制器耦接该非挥发式存储器。该主机桥接控制器以及该主运算单元系经该片内总线耦接该系统存储器、再耦接该非挥发式存储器接口控制器。相应该主机发出的一读取指令，该非挥发式存储器接口控制器将读取自该非挥发式存储器的一数据暂存至该系统存储器，并在该系统存储器对应该数据的暂存设定(set，或assert)一旗标。该主机桥接控制器是经该片内总线的一第一通道确认该旗标为设定，以对该系统存储器进行该数据的读取。该主运算单元经该片内总线的一第二通道读取该系统存储器。如此一来，旗标的确认不会阻碍主运算单元对系统存储器的操作。控制器效能高。一种实施方式中，该片内总线的该第一通道为对该系统存储器的一写入通道；且该片内总线的该第二通道为对该系统存储器的一读取通道。该主机桥接控制器可以一数据检测指令或是一预设供应商指令提出一预设值写入要求，使该主机桥接控制器经该写入通道与该系统存储器交握，在允与该预设值写入要求时判断该旗标为设定，并在非允与该预设值写入实判断该旗标未设定。该主机桥接控制器可以一数据检测指令或是一预设供应商指令对一虚拟地址要求写入，使该主机桥接控制器经该写入通道与该系统存储器交握，自该系统存储器得知该旗标设定与否。确认该旗标为设定后，该主机桥接控制器可经该读取通道取得该系统存储器暂存的该数据，并经该写入通道重置(reset或deassert)该旗标。该主机桥接控制器经该写入通道判断该旗标设定与否的同时，该主运算单元可经该读取通道读取该系统存储器。该片内总线可包括一第一从输入/输出埠、一第二从输入输出埠、以及一主输入/输出埠。该第一从输入/输出埠耦接该主运算单元。该第二从输入/输出埠耦接该主机桥接控制器。该主输入/输出埠耦接该系统存储器。由该主运算单元应用时，该读取通道、以及该写入通道系经该第一从输入/输出埠以及该主输入/输出埠建立。由该主机桥接控制器应用时，该读取通道、以及该写入通道系经该第二从输入/输出埠以及该主输入/输出埠建立。一种实施方式中，该片内总线的该第一通道为对应该系统存储器一旗标区的一旗标读取通道；该片内总线的该第二通道为对应该系统存储器一数据区的一数据读取通道；该片内总线更对应该旗标区提供一旗标写入通道；且该片内总线更对应该数据区提供一数据写入通道。该主机桥接控制器可经该旗标读取通道，自该系统存储器得知该旗标设定与否。确认该旗标为设定后，该主机桥接控制器可经该数据读取通道取得该系统存储器暂存的该数据，并经该旗标写入通道重置该旗标。该主机桥接控制器经该旗标读取通道判断该旗标设定与否的同时，该主运算单元可经该数据读取通道读取该数据区、或经该数据写入通道程式化该数据区。该片内总线可包括一第一从输入/输出埠、一第二从输入输出埠、一第一主输入/输出埠、以及一第二主输入/输出埠。该第一从输入/输出埠耦接该主运算单元。该第二从输入/输出埠耦接该主机桥接控制器。该第一主输入/输出埠耦接该系统存储器的该数据区。该第二主输入/输出埠耦接该系统存储器的该旗标区。由该主运算单元应用时，该数据读取通道、以及该数据写入通道系经该第一从输入/输出埠以及该第一主输入/输出埠建立。由该主机桥接控制器应用时，该数据读取通道、以及该数据写入通道系经该第二从输入/输出埠以及该第一主输入/输出埠建立，且该旗标读取通道、以及该旗标写入通道系经该第二从输入/输出埠以及该第二主输入/输出埠建立。以上控制器对非挥发式存储器的操作也可以由其他结构实现。本发明更可以前述概念实现非挥发式存储器的控制方法。下文特举实施例，并配合附图，详细说明本
发明内容。附图说明图1为根据本发明一种实施方式实现的一数据储存装置100；图2为流程图，根据本发明一种实施方式图解主机桥接控制器108如何回应主机106发出的一读取指令；图3为流程图，根据本发明一种实施方式图解快闪存储器接口控制器110如何回应主机106发出的该读取指令；图4根据本发明另外一种实施方式图解一数据储存装置400；以及图5为流程图，对应图4架构根据本发明一种实施方式图解主机桥接控制器108如何回应主机106发出的该读取指令。符号说明100～数据储存装置；102～快闪存储器；104～控制器；106～主机；108～主机桥接控制器；110～快闪存储器接口控制器；112～中央处理单元；114～系统存储器；116～高级可拓展接口(axi)总线；118、120～从(slave)输入/输出埠；122～主(master)输入/输出埠；124、126～触发信号；128～数据；130～旗标；132～预设值写入；134～回传的数据128；136～取自系统存储器114的数据；400～数据储存装置；402～高级可拓展接口(axi)总线；404～主输入/输出埠；406～旗标区；408～数据区；以及s202…s210、s302…s310、s502…s510～步骤。具体施方式以下叙述列举本发明的多种实施例。以下叙述介绍本发明的基本概念，且并非意图限制本
发明内容。实际发明范围应由权利要求书来界定。非挥发式存储器可以是快闪存储器(flashmemory)、磁阻式随机存取存储器(magnetoresistiveram)、铁电随机存取存储器(ferroelectricram)、电阻式存储器(resistiveram，rram)、自旋转移力矩随机存取存储器(spintransfertorque-ram，stt-ram)…等，提供长时间数据保存的储存媒体。以下特别以快闪存储器为例进行讨论。现今数据储存装置常以快闪存储器为储存媒体，实现记忆卡(memorycard)、通用串行总线闪存装置(usbflashdevice)、固态硬碟(ssd)…等产品。有一种应用是采多晶片封装、将快闪存储器与其控制器包装在一起─称为嵌入式快闪存储器模组(如emmc)。以快闪存储器为储存媒体的数据储存装置可应用于多种电子装置中。所述电子装置包括智慧型手机、穿戴装置、平板电脑、虚拟实境设备…等。电子装置的运算模块可视为主机(host)，操作所使用的数据储存装置，以存取其中快闪存储器。以快闪存储器为储存媒体的数据储存装置也可用于建构数据中心。例如，伺服器可操作固态硬碟(ssd)阵列形成数据中心。伺服器即可视为主机，操作所连结的固态硬碟，以存取其中快闪存储器。图1为根据本发明一种实施方式实现的数据储存装置100，包括快闪存储器102以及控制器104。数据储存装置100可执行来自主机106的命令。控制器104以主机桥接控制器(hostbridgecontroller)108与主机106通信，并以快闪存储器接口控制器(flashmemoryinterfacecontroller，一种非挥发式存储器接口控制器)110耦接快闪存储器102。控制器104还包括中央处理单元112、系统存储器114以及高级可拓展接口(axi)总线116。axi总线116为片内总线一种，用于应付片上系统soc的片内通信。axi总线116具有两个从(slave)输入/输出埠118以及120、与一个主(master)输入/输出埠122。从输入/输出埠118耦接中央处理单元112。从输入/输出埠120耦接主机桥接控制器108。主输入/输出埠122耦接系统存储器114。主机桥接控制器108以及中央处理单元112透过高级可拓展接口(axi)总线116使用系统存储器114与快闪存储器接口控制器110通信。相对于从输入/输出埠118以及120，主机桥接控制器108、以及中央处理单元112为主操作端的运算单元。相对于主输入/输出埠122，系统存储器114为从操作端的元件。从输入/输出埠118以及120通过主输入/输出埠122对系统存储器114所作的读取动作，采用同一通道，例如：axi总线116的读取通道。为了避免读取动作的冲突，中央处理单元112以及主机桥接控制器108必须错开对读取通道的使用权。从输入/输出埠118以及120通过主输入/输出埠122对系统存储器114所作的写入动作，则是采用另一通道，例如：axi总线116的写入通道。写入通道与读取通道可并行使用。axi总线116可包括一条以上写入通道以及一条以上读取通道；例如，不只拥有主输入/输出埠122单个主输入/输出埠的设计提供有复数条写入通道以及复数条读取通道。复数条写入通道之间、或复数条读取通道之间亦可并行使用。图1特别讨论单个主输入/输出埠122的设计。中央处理单元112欲存取系统存储器114时，axi总线116的读取通道以及写入通道系经从输入/输出埠118以及主输入/输出埠122建立。另一方面，主机桥接控制器108欲存取系统存储器114时，axi总线116的读取通道以及写入通道系经从输入/输出埠120以及主输入/输出埠122建立。图1特别相应主机106要求的读取指令，标注系统存储器114内容的来源以及流向。控制器104收到主机106下达的读取指令后，中央处理单元112以触发信号124触发主机桥接控制器108、并以触发信号126触发快闪存储器接口控制器110。被触发之后，快闪存储器接口控制器110启动直接存储器存取(dma)，将读取指令所要求的数据自快闪存储器102读出，并写入系统存储器114中，如数据128所示。当数据128已写入完成时，快闪存储器接口控制器110设定(set)系统存储器114中的旗标130，例如，设定为"1"，表示数据128可进行数据读取。另一方面，被触发之后，主机桥接控制器108执行(或是多次执行)数据检测指令或是预设供应商指令(vendorcommand)，经由axi总线116的写入通道与系统存储器114进行交握(handshake)，要求写入预设值(箭头132)至系统存储器114中，藉此预设值写入要求，判读旗标130是否已被设定。一种实施方式中，旗标130的状况由上述虚拟写入要求是否被允许来判读。例如，如果可以写入预设值至系统存储器114，表示旗标130已被设定，则主机桥接控制器108经由axi总线116的读取通道，自系统存储器114取得数据128，如箭头134所示。当数据128已被读取，主机桥接控制器108经axi总线116的写入通道重置(reset)旗标130，例如，重置旗标130为"0"，表示数据128可被覆盖或回收。如果不行写入预设值至系统存储器114，表示旗标130未被设定，则主机桥接控制器108可重复上述步骤，直到可以写入预设值至系统存储器114中。一种实施方式中，数据检测指令或是预设供应商指令是对虚拟地址要求写入，以启动主机桥接控制器108与系统存储器114透过该写入通道的交握，达到判断/确认旗标130之值的目的。特别是，在上述过程中，旗标130的确认是采用axi总线116的写入通道，因此，并不占用axi总线116的读取通道。在此设定下，中央处理单元112(或主操作端的其他主运算单元)若有读取系统存储器114的需求，可即时地获得axi总线116的读取通道的使用权，且旗标130的确认并不会造成中央处理单元112对axi总线116的读取通道的中断。换句话说，中央处理单元112对系统存储器114的读取(如箭头136所示)可与主机桥接控制器108对系统存储器114所做的旗标130确认(如箭头132所示)并行。由于系统存储器114的读取不会因为旗标130的确认而造成中断，因此，中央处理单元112在进行系统存储器114的数据读取时可具有最佳的效能，因此，数据储存装置100的整个效能极佳。图2为流程图，根据本发明一种实施方式图解主机桥接控制器108如何回应主机106发出的读取指令。步骤s202，收到触发信号。中央处理单元112根据主机106要求的读取指令而发出触发信号124至主机桥接控制器108。读取指令较佳包括数据128的逻辑地址，触发信号124较佳包括数据128在系统存储器114的指定物理地址。步骤s204，利用axi总线116的写入通道以判断系统存储器114的旗标130之值。主机桥接控制器108以数据检测指令或是预设供应商指令，经由axi总线116的写入通道与系统存储器114进行交握，并依据是否能写入预设值(箭头132)至系统存储器114中以进行旗标130之值的判断。步骤s206，判断旗标130是否已被设定，如果是，则执行步骤s208；如果否，则执行步骤s204，主机桥接控制器108继续与系统存储器114交握并进行旗标130之值的判断。如果主机桥接控制器108可以写入预设值(箭头132)至系统存储器114，则判断旗标130已被设定，否则，重回步骤s204。步骤s208，利用axi总线116的读取通道以读取系统存储器114的数据128。由于旗标130已被设定，这表示快闪存储器接口控制器110已取得数据128并将数据128暂存至系统存储器114上的指定物理地址。主机桥接控制器108经axi总线116的读取通道，至系统存储器114的指定物理地址读取数据128。步骤s210，经axi总线116的写入通道以重置旗标130。在读取数据128之后，主机桥接控制器108经由axi总线116的写入通道，将旗标130重置，这表示数据128已被读取完毕。之后，中央处理单元112可回收数据128的指定物理地址(存储器空间)，或直接写入另一笔数据至数据128的指定物理地址。藉由上述的设定，中央处理单元112可读取系统存储器114的数据，同时间，主机桥接控制器108也可进行旗标130之值的判断，不会产生操作上的冲突。图3为流程图，根据本发明一种实施方式图解快闪存储器接口控制器110如何回应主机106发出的读取指令。步骤s302，收到触发信号，其中，触发信号包括数据128的逻辑地址以及系统存储器114上的指定物理地址。中央处理单元112根据主机106要求的读取指令而发出触发信号126至快闪存储器接口控制器110，触发信号126较佳包括数据128的逻辑地址以及系统存储器114上的指定物理地址。步骤s304，将逻辑地址映射至快闪存储器102一物理地址。快闪存储器接口控制器110依据逻辑-物理地址映射表(logical-physicaladdressesmappingtable)而取得逻辑地址所对应的快闪存储器102物理地址。步骤s306，读取快闪存储器102上的物理地址以取得数据128。快闪存储器接口控制器110读取快闪存储器102上的物理地址即可取得数据128。步骤s308，将自快闪存储器102取得的数据128上传至系统存储器114。快闪存储器接口控制器110将取得的数据上传至系统存储器114的指定物理地址。步骤s310，设定旗标130。快闪存储器接口控制器110设定旗标130。整理之，当读取系统存储器114时，主机桥接控制器108利用axi总线116的写入通道以确认旗标130是否已被设定，而中央处理单元112采用axi总线116的读取通道以读取系统存储器114中的数据。由于各自采用axi总线116上的不同通道，中央处理单元112以及主机桥接控制器108可同时读取系统存储器114且不会造成操作冲突(conflict)，达到本发明的目的。图4根据本发明另外一种实施方式图解数据储存装置400，其中采用的axi总线402具有二个主(master)输入/输出埠122以及404，分别耦接至系统存储器114的数据区408以及旗标区406。由于主输入/输出埠122以及404可分别且并行地存取数据区408以及旗标区406，因此，中央处理单元112以及主机桥接控制器108可分别且并行地读取系统存储器114中的数据以及确认旗标130的值。在此实施例中，主机桥接控制器108无需使用数据检测指令或是预设供应商指令以确认旗标130是否已被设定。在此实施例中，axi总线402为旗标区406提供旗标读取通道以及旗标写入通道，且为数据区408提供读取通道以及写入通道。中央处理单元112存取系统存储器114中的数据时，读取通道以及写入通道系经由从输入/输出埠118以及主输入/输出埠122建立。主机桥接控制器108存取系统存储器114中的数据时，读取通道以及写入通道系由从输入/输出埠120以及主输入/输出埠122建立，主机桥接控制器108存取旗标130时，读取通道以及写入通道系由从输入/输出埠120以及主输入/输出埠404建立。一种实施方式中，旗标130的值经主输入/输出埠404以及从输入/输出埠120传回主机桥接控制器108时，中央处理单元112可经从输入/输出埠118以及主输入/输出埠122组成的数据读取通道、以及数据写入通道存取数据区408。中央处理单元112对数据区408的读以及写，都不受主机桥接控制器108对旗标区406的动作影响。特别是，在之前实施例中，利用axi总线116的写入通道进行旗标130确认时，中央处理单元112不能对系统存储器114进行写入。然而，在本实施例中，旗标130的存取乃使用旗标区406专用的通道，故中央处理单元112可以并行读取数据区408的数据128。此实施例较上述实施例可提供更佳的效能。图4架构下，关于主机106发下的读取指令，快闪存储器接口控制器110的动作同图3流程，但主机桥接控制器108的操作有不同，而主机桥接控制器108如何回应主机106发出的读取指令如图5所示。步骤s502，收到触发信号。中央处理单元112根据主机106要求的读取指令而发出触发信号124至主机桥接控制器108。读取指令较佳包括数据128的逻辑地址，触发信号124较佳包括数据128在系统存储器114的指定物理地址。步骤s504，利用axi总线402的第一读取通道以读取系统存储器114的旗标130之值。主机桥接控制器108经axi总线402的旗标区406读取通道(经从输入/输出埠120至主输入/输出埠404)，读取系统存储器114的旗标区406的旗标130之值。步骤s506，判断旗标130是否已被设定，如果是，则执行步骤s508；如果否，则执行步骤s504，主机桥接控制器108继续读取旗标130之值。步骤s508，利用axi总线402的第二读取通道以读取系统存储器114的数据128。由于旗标130已被设定，这表示快闪存储器接口控制器110已取得数据128并将数据128暂存至系统存储器114上的指定物理地址。主机桥接控制器108利用axi总线402的数据区408读取通道(经从输入/输出埠120至主输入/输出埠122)的读取通道，读取系统存储器114的指定物理地址的数据128。步骤s510，经axi总线402的写入通道以重置旗标130。在读取数据128之后，主机桥接控制器108经由axi总线402的旗标区406写入通道(经从输入/输出埠120至主输入/输出埠404)的写入通道，重置系统存储器114的旗标区406的旗标130，这表示数据128已被读取完毕。之后，中央处理单元112可回收数据128的指定物理地址(存储器空间)，或直接写入另一笔数据至数据128的指定物理地址。中央处理单元112对数据区408的读以及写操作，可与步骤s504(旗标130确认)并行进行。以上控制器也可以由其他结构实现。凡是根据前述概念提供不同的片内总线通道，使主机桥接控制器对系统存储器内的旗标确认，不干扰其他主运算单元对系统存储器的读取者，都属于本发明欲保护范围。本发明更可以前述概念实现非挥发式存储器的控制方法。虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何熟悉本
技术领域：
：者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当以权利要求书界定为准。当前第1页12当前第1页12