用于在存储器设备中执行包括微脉冲的序列的擦除操作的方法和装置与流程

本公开的实施例总体上涉及存储器设备的领域，并且更具体地，涉及用于在非易失性存储器设备中执行擦除操作的技术。

背景技术：

电子存储设备包括非易失性存储器(nvm)设备(例如，包括存储器元件的阵列的nand闪存设备或nor闪存设备)。每个存储器元件被配置为存储电荷、电压或其他电参数以表示数据。

在一些实例中，可以在nvm设备上执行擦除操作。擦除操作包括用于擦除由nvm上的持久状态表示的数据值的任何操作。擦除操作是由擦除命令发起的。擦除命令典型地包括由存储器控制器生成并提供给nvm设备的擦除脉冲，以便擦除要在存储器单元阵列中被擦除的一个或多个目标存储器块的存储器单元。

可以在nvm(例如，诸如3dnand之类的nand，或nor)设备上执行擦除暂停或擦除自动暂停(eas)操作，以暂停对存储器元件的给定的块的擦除操作，以便允许一个或多个其他存储器存取操作(例如，读取、写入/编程等)在擦除操作被暂停的同时在nvm处被处理。在暂停擦除操作之前，可以存储对应于当前的擦除操作的擦除步骤。在存储器存取请求已经(至少部分地)完成之后，可以在所存储的擦除步骤处重新开始擦除操作。

在eas操作中，如果暂停发生在擦除脉冲持续时间期间，则nvm设备等待擦除脉冲的完成，并且然后执行暂停命令。因此，存储器系统的服务质量(qos)性能受到擦除脉冲时间的限制，在一些实施例中，该擦除脉冲时间可以包括大约1.2-1.6毫秒。

附图说明

通过以下结合附图的具体实施方式将容易地理解实施例。为了促进该描述，类似的附图标记指定类似的结构元素。实施例是在附图的图中通过示例的方式而不是限制的方式来示出的。

图1示出了根据一些实施例的在计算装置中的示例存储器装置。

图2是示出根据一些实施例的在擦除命令中使用的擦除段的示例序列的图。

图3是示出根据一些实施例的由常规的擦除脉冲和微脉冲的序列的使用而得到的门限电压vt曲线的示例图。

图4是根据一些实施例的用于在存储器设备中提供微脉冲的擦除序列的示例流程图。

图5是示出根据一些实施例的在存储器设备的生命周期的开始和结束处擦除命令的微脉冲的序列和常规的擦除脉冲的比较性能的示例图。

图6是根据一些实施例的被配置有提供包括微脉冲的序列的擦除命令的示例计算设备。

图7示出了根据一些实施例的示例计算设备可读存储介质，该示例计算设备可读存储介质具有被配置为执行参考图1和4所描述的一些或所有操作的指令。

具体实施方式

本公开的实施例描述了用于计算设备的存储器装置的技术和配置，该存储器装置被配置有包括段(例如，微脉冲)的序列的擦除命令。在实施例中，存储器装置被配置为响应于由计算设备的主机提供的请求而生成擦除命令，以擦除存储在存储器设备中的数据的至少一部分。擦除命令包括擦除段的序列，这些擦除段提供用于擦除存储在存储器装置中的数据的部分的擦除电压。擦除段的持续时间小于常规的擦除脉冲的持续时间。存储器装置被配置为在序列中的至少两个相邻的擦除段之间的时间段期间，准予对存储器装置的存取(如有必要的话)，例如，以用于对由主机发起的存储器存取请求提供服务。在实施例中，存储器装置可以包括闪速存储器设备(例如，3dnand)。在实施例中，存储器装置可以包括存储器控制器，以操作存储器装置中的擦除命令和存储器存取请求。

在下面的描述中，将使用由本领域技术人员通常采用的术语来描述说明性实施方式的各个方面，以将其工作的实质内容传达给本领域其他技术人员。然而，对于本领域技术人员将显而易见的是，本公开的实施例可以仅利用所描述的方面中的一些来实践。出于解释的目的，阐述了具体数字、材料和配置，以便提供对说明性实施方式的透彻的理解。然而，对于本领域技术人员将显而易见的是，可以在没有具体细节的情况下实践本公开的实施例。在其他实例中，省略或简化了公知的特征，以便不模糊说明性实施方式。

在以下具体实施方式中，对形成其一部分的附图作出参考，其中在所有附图中类似的附图标记指定类似的部分，并且在附图中通过说明性实施例的方式来示出，在这些实施例中本公开的主题可以被实践。应当理解的是，可以利用其他实施例，并且可以进行结构或逻辑的改变，而不脱离本公开的范围。因此，以下具体实施方式将不被认为是限制性的，并且实施例的范围是由所附权利要求及其等同物来限定的。

出于本公开的目的，短语“a和/或b”意指(a)、(b)、(a)或(b)或(a和b)。出于本公开的目的，短语“a、b和/或c”意指(a)、(b)、(c)、(a和b)、(a和c)、(b和c)或(a、b和c)。

描述可以使用基于透视图的描述(例如，顶部/底部、内部/外部、上方/下方等)。这样的描述仅仅用于促进讨论，而不旨在将本文所描述的实施例的应用限制到任何特定的方向。

说明书可以使用短语“在实施例中”或“在多个实施例中”，这些短语可以各自指代相同的或不同的实施例中的一个或多个。此外，如关于本公开的实施例所使用的，术语“包括”、“包含”、“具有”等是同义词。

在本文中可以使用术语“与……耦合”及其派生词。“耦合”可以意指以下各项中的一个或多个。“耦合”可以意指两个或多个元件直接物理接触或电气接触。然而，“耦合”也可以意指两个或多个元件彼此间接地接触，但是仍然彼此协作或交互，并且可以意指一个或多个其他元件被耦合或连接在被称为彼此耦合的元件之间。术语“直接地耦合”可以意指两个或多个元件直接接触。

图1示出了根据一些实施例的要在计算设备中操作的示例存储器装置。具体地，存储器装置100包括与存储器设备104耦合的存储器控制器102，该存储器设备104可以用于执行根据本文所描述的实施例的擦除操作。存储器控制器102可以经由诸如数据总线、地址总线和/或控制信号之类的一个或多个总线与存储器设备104进行电路耦合。所示示例的存储器控制器102被配置为控制由存储器设备104执行的存储器操作。例如，存储器控制器102可以从虚线中所示的计算设备180的主机处理器(中央处理单元(cpu))150中接收存储器存取请求110(包括擦除请求)，该主机处理器150经由cpu接口152与存储器控制器102耦合。在实施例中，存储器控制器102可以与cpu150集成在片上系统(soc)中。

存储器控制器102被配置为将命令发送到存储器设备104，以使得存储器设备104执行诸如读取操作、写入操作、擦除操作等存储器操作。此外，存储器控制器102可以发送要被写入存储器设备104的信息并接收从存储器设备104中读取的信息，并且将接收到的信息提供给cpu150。存储器设备104被配置为将信息(例如，数据和/或计算指令)存储在存储器单元阵列112中。存储器设备104可以是适合于实现本文中公开的示例的任何类型的存储器设备。在实施例中，存储器设备104可以包括诸如nand(例如，3dnand)闪存设备、nor闪存设备等nvm设备。

在实施例中，存储器控制器102包括存储器处理器154，该存储器处理器154被配置为控制存储器控制器102的操作，例如存储器存取请求，包括由cpu150提供的擦除请求。存储器处理器154可以被配置为启用eas特征以在根据本文所描述的实施例的擦除序列中的擦除段完成之后暂停擦除操作，以便对由cpu150提供的一个或多个存储器存取请求(例如，读取或写入)提供服务。

更具体地，存储器处理器154可以被配置为处理由cpu150发起的存储器存取请求110，包括用于从存储器设备104(例如，从存储器单元阵列112)中擦除数据的至少一部分的请求。存储器处理器154被进一步配置为生成与擦除请求相关联的擦除命令160，或者与由cpu150提供的存储器存取请求相关联的其他命令166。

在实施例中，擦除命令160包括擦除段(微脉冲)的序列，该序列具有在相邻的擦除段之间的时间段。在实施例中，擦除段可以包括特定持续时间的微脉冲，这些微脉冲提供对于在存储器设备104上实现擦除命令而言必要的电压值。擦除段持续时间值是这样的时间段，在其期间微脉冲将擦除电压值提供给存储器单元阵列112。序列中的段的持续时间等于预定的时间段，该预定的时间段小于在常规的解决方案中由存储器设备104针对擦除命令(擦除脉冲)的性能分配的时间段。

在实施例中，存储器控制器102包括存储器接口156，该存储器接口156与存储器处理器154耦合并且被配置为与存储器设备104接合和通信，包括将擦除命令160提供给存储器设备104。在实施例中，存储器接口156可以包括地址总线、数据总线和/或必要的控制信号。在实施例中，存储器接口156可以被配置为将包括擦除段的擦除命令160提供给存储器设备104，或者使得存储器设备104(例如，存储器设备104的控制电路122)生成对应于擦除命令的擦除段。例如，存储器处理器154可以被配置为对存储器设备104进行编程，以执行根据本文所描述的实施例的作为被提供给存储器单元阵列112的擦除段(微脉冲)的序列的擦除操作。存储器设备104被配置为执行与擦除命令160相关联的擦除操作，以擦除数据的所请求的部分。

在实施例中，存储器控制器102包括命令队列158，该命令队列158用于存储要由存储器控制器102发送到存储器设备104的存储器操作命令。例如，存储器控制器102可以从cpu处理器150中接收存储器存取请求110，并且将对应的存储器操作命令166存储在命令队列158中。

在实施例中，存储器控制器102包括地址生成器162，以生成与从cpu150中接收到的存储器存取请求相对应的存储器设备104的物理地址。例如，地址生成器162可以针对读取请求、写入请求、擦除请求等生成物理地址。

在实施例中，存储器控制器102被配置为在擦除命令160的相邻的擦除段(微脉冲)之间的时间段期间，暂停(自动暂停)擦除操作，并且针对由cpu150提供的存储器存取请求110准予对存储器设备104的存取。

例如，在存储器控制器102对存储器设备104进行编程以启用擦除自动暂停特征之后，存储器控制器102可以发起要在存储器设备104处被执行的擦除操作。例如，存储器控制器102可以从cpu150中接收擦除请求，以请求指定的地址或地址范围被擦除，并且可以将对应的擦除命令160发送到存储器设备104。响应于从存储器控制器102接收到擦除命令，存储器设备104执行擦除操作。例如，存储器设备104可以将擦除操作作为多个擦除段来执行，这些擦除段具有等于擦除段持续时间值的持续时间，并且在擦除段中的至少一些之间暂停擦除操作，以便提供在擦除段之间的一个或多个时间段期间完成存储器存取请求的机会。在第一擦除段期间执行擦除操作的一部分之后，存储器设备104在擦除段完成时暂停正在被擦除的存储器块(例如，已暂停的存储器块)上的擦除操作。当擦除操作被暂停时，存储器控制器102发起要在存储器设备104处执行的另一个存储器操作。例如，存储器控制器102可以从cpu150中接收存取(例如，读取)请求110，并且在擦除操作被暂停的同时将对应的读取命令166发送到存储器设备104。

在实施例中，存储器设备104包括主机接口120，以用于例如经由存储器接口156将存储器设备104通信地耦合到存储器控制器102。存储器设备104进一步包括用于控制存储器设备104的操作的控制电路122。例如，控制电路122可以被配置为响应于由存储器控制器102提供的擦除命令160，而生成一个或多个(例如，一系列)擦除段(微脉冲)，以擦除要在存储器单元阵列112中被擦除的目标存储器块的目标存储器单元。控制电路122还可以被配置为控制在目标存储器单元上执行的擦除验证操作，以验证擦除微脉冲成功地擦除了目标存储器单元。

对存储器装置100的描述不限于上面描述的组件。在实施例中，存储器装置100可以包括其他组件。例如，存储器设备104可以包括地址电路124，以将由存储器控制器102提供的物理地址解码为存储器单元阵列112中的存储器单元的列地址和行地址。存储器设备104还可以包括：用于存储存储器设备104的状态信息的状态寄存器(未示出)；以及用于追踪在擦除操作期间经过的时间长度的定时电路(未示出)，以促进eas特征；以及其他组件。

在存储器控制器102确定另一个存储器操作完成之后，存储器控制器102发起重新开始擦除操作。例如，存储器控制器102可以将另一个擦除命令160发送到存储器设备104以重新开始擦除操作。在实施例中，存储器设备104可以通过继续擦除先前被暂停的相同的存储器块(例如，被暂停的存储器块)来重新开始擦除操作。

图2是示出根据一些实施例的由擦除命令生成或被使得由擦除命令生成的擦除段的示例序列的图。将理解的是，擦除命令在存储器设备104中发起对应的擦除电压(常规的脉冲202或微脉冲200的擦除序列)。

出于解释的目的，与在常规的解决方案中利用的常规的擦除段(脉冲)202相比，示出了包括一系列段(微脉冲)210、212和214的示例擦除序列200。为了便于理解，序列200被示出为包括三个微脉冲210、212和214。然而，应当理解，在擦除序列中可以使用任何数量的段(微脉冲)。如图所示，常规的擦除脉冲202和擦除序列200二者将所期望的擦除电压vera提供给存储器设备104。

常规的擦除脉冲202可以具有总脉冲持续时间d，并且序列200可以具有总脉冲序列持续时间sd。在实施例中，sd等于或大于d。因此，微脉冲持续时间mpd(在段210中示出)短于d(和sd)。

在实施例中，在维持相同的擦除电压vera的同时，段(微脉冲)的擦除序列200可以包括微脉冲210、212、214，每个微脉冲具有持续时间mpd，该持续时间mpd比常规的脉冲持续时间d短。类似地，时间段treduced(在其期间，微脉冲提供平顶擦除电压vera)比常规的擦除脉冲202的总平顶时间tft短。因此，存储器装置100可以在微脉冲210和212以及212和214之间的时间段tbmp1、tbmp2中执行其他操作(例如，完成由cpu150提供的存储器存取请求)。

假设常规的擦除脉冲202和擦除序列200二者具有相同的发起时间t0，如图2所示。进一步假设存储器存取请求220在时间t1处从cpu150进入(如图202和200所示)。

在当前的解决方案中，为了处理请求，存储器设备104将必须等待擦除段(常规的擦除脉冲202)在时间t2处完成，并且然后暂停对应的擦除操作以便完成请求。换言之，存储器设备104将等待时间t2-t1(或d-(t1-t0))，直到擦除段(常规的擦除脉冲202)和擦除操作的对应的部分完成，并且然后在时间t2处暂停(由箭头222指示)对应于擦除脉冲202的擦除命令，以便处理存储器存取请求220。

作为对比，在本文所描述的实施例中，为了处理存储器存取请求220，存储器设备104将必须仅等待直到序列200的擦除段210完成。换言之，存储器设备104将等待时间t3-t1(或mpd-(t1-t0))，其中mpd是段210的微脉冲持续时间，直到擦除段210和擦除操作的对应的部分被完成，并且然后在时间t3处暂停(224)擦除命令，并且处理存储器存取请求220。如图所示，可以在段(微脉冲)210和212之间的时间段tbmp1内暂停擦除命令(和对应的序列200)，并且可以完成存储器存取请求的至少一部分。类似地，可以在时间t4和t5处进一步暂停擦除命令(和对应的序列200)，并且可以在相应的时间段tbmp2期间(以及如果序列200包括多于三个微脉冲210、212和214，则在其他相应的暂停时间段期间)处理一个或多个存储器存取请求。在实施例中，时间段tbmp1和tbmp2可以是灵活的。换言之，这些时间段可以基于由存储器设备执行的其他操作来调制。

在实施例中，微脉冲持续时间mpd可以相当于常规的擦除命令(常规的擦除脉冲202)的脉冲持续时间d的大约50％。因此，在所描述的实施例中，用于擦除命令的暂停的总时间减少可以是被分配用于擦除命令的总时间的大约50％。例如，常规的擦除脉冲时间可以是大约1.2＝1.5毫秒。在本文所描述的实施例中，微脉冲持续时间mpd可以相当于大约850微秒。

概括地说，可以暂停与擦除命令相关联的擦除操作，并且可以在与两个相邻的擦除段(例如，210和212)中的第一擦除段210的完成相对应的时间t3处准予对存储器设备104的存取。类似地，可以暂停擦除操作，并且可以在段212和214之间准予对存储器设备104的存取，依此类推，如对于存储器存取请求的完成而言必要的。

本文所描述的实施例提供了擦除微脉冲之间的时间段的利用以用于高优先级操作(例如，对存储器存取请求提供服务)，这带来更好的系统qos。另外，本文所描述的实施例将擦除脉冲时间改善了大约50％，这也带来了改善的系统qos。高优先级操作的检测可以例如通过轮询“忙时间”和监视“忙时间”(例如，擦除微脉冲之间的时间段)来检测。此外，使用本文所描述的实施例，擦除暂停时间可以改变(例如，增加)。因此，也可以监视改变的擦除暂停时间，以便在已暂停的擦除命令期间检测高优先级操作。

如上所述，根据本文所描述的实施例的擦除序列中的微脉冲的数量可以不限于图2所示的三个微脉冲。在实施例中，擦除序列(例如，200)中的微脉冲的数量可以通过以下操作来确定：将擦除序列在擦除存储器设备104的存储器单元时的性能与常规的擦除脉冲(例如，202)的性能进行比较。

图3是示出根据一些实施例的由常规的擦除脉冲和微脉冲的序列的使用而得到的门限电压vt曲线的示例图。应当理解，vt表示用于改变晶体管的状态的门限电压，并且典型地用作存储器设备的参考的度量。

在图300中，曲线302示出了存储器设备(例如，104)中已擦除的存储器单元的百分比作为门限电压vt的函数(使用常规的擦除脉冲(例如，202))。曲线304表示相同的存储设备中的已擦除的存储器单元的百分比作为门限电压vt的函数(使用微脉冲的序列)。如图所示，针对特定的示例存储器设备，与常规的擦除脉冲相比，微脉冲的序列提供了相当类似(或实质上类似)的性能。如图3中可以看出的，示例曲线304实质上复制了示例曲线302，其中擦除命令的擦除序列中的微脉冲的数量为8个脉冲。一般而言，在闪速存储器设备中使用微脉冲的序列提供了vt曲线，该vt曲线与从使用常规的擦除脉冲中得到的vt曲线实质上类似。

在图3所示的示例中，几乎所有(例如，大约99.9％)单元被常规的擦除脉冲擦除，并且被具有大约相等值(例如，90-95个电压单位)的vt处的八个微脉冲的序列擦除。

在所示的示例中，在相同的擦除电压(例如，vera＝20v)下，微脉冲的擦除序列中的微脉冲具有常规的擦除脉冲的时间的大约一半的擦除时间。因此，针对所示的示例，时间节省对应于大约50％的脉冲时间减少。

应当理解，根据本文所描述的实施例的擦除序列中的微脉冲的数量可以取决于存储器设备的类型、存储器容量以及其他技术参数而变化。图4是根据一些实施例的用于在存储器设备中提供微脉冲的擦除序列的示例流程图。在一些实施例中，过程400可以与结合图1-2所描述的动作一致。例如，在实施例中，过程400可以由图1的存储器装置100执行，例如，与存储器设备104一起操作的存储器控制器102。在实施例中，过程400可以被实现为固件、可执行软件或其组合。

在框402处，过程400包括对存储器设备(例如，存储器设备104的存储器单元阵列112)进行预编程。例如，特定的电压可以被施加到存储器阵列以对存储器单元进行预编程。

在框404处，过程400包括提供擦除微脉冲(例如，将微脉冲施加到存储器单元阵列112)。

在框406处，过程400包括在微脉冲完成时暂停擦除操作(如有必要的话)。例如，如上面所描述的，可以在相邻的微脉冲之间暂停擦除操作，以在存储器设备104上执行其他操作，例如对由cpu150提供给存储器装置100的存储器存取请求提供服务。

在决策框408处，过程400包括确定微脉冲计数是否达到微脉冲的预定的总数。如上面所描述的，微脉冲的数量可以因存储器设备而异，并且可以基于图3所示的直方图来以经验为主地确定。

如果尚未达到微脉冲的总数，则过程400返回到框404，在框404处，另一个微脉冲被发起并且被施加到存储器单元阵列112。如果已经达到了微脉冲的总数，则过程400移动到框410。

在框410处，过程400包括执行擦除验证操作，例如，验证所期望的数量的存储器单元(或存储器块)已经被擦除。

过程400的操作以最有助于理解所要求保护的主题的方式被描述为多个分立操作。应当理解，与过程400相关联的操作的序列可以变化和/或包括根据本公开的其他动作。

众所周知，存储器设备具有生命周期，在生命周期期间，多次且在不同的条件(例如，不同的环境温度)下对设备的存储器单元执行多个存储器存取操作。

本文所描述的存储器设备和方法可以使用任何合适的硬件和/或软件来实现到系统中，以根据需要进行配置。因此，由于自然的劣化，因此存储器设备的“磨损(wearandtear)”可能影响其性能，特别是在其寿命结束(“生命结束”)时。

图5是示出根据一些实施例的在存储器设备的生命周期的开始和结束时擦除命令的微脉冲的序列和常规的擦除脉冲的比较性能的示例图。具体地，图500是直方图，其示出了在存储器设备的生命周期开始时(循环前)和在存储器设备的生命周期结束时(循环后)，存储器设备中的被擦除的存储器块的百分比作为总擦除时间ters的函数。

曲线502和504示出了使用常规的段(脉冲)的擦除操作的循环前和循环后性能。曲线506和508示出了根据本文所描述的实施例的使用微脉冲的序列的擦除操作的循环前和循环后性能。显著地，对于常规的解决方案和本文所描述的实施例，循环前性能是相当类似的。例如，存储器块的类似的百分比被示出为以类似的ters值ters1和ters2通过常规的解决方案以及通过根据本实施例的微脉冲的序列来擦除。一般而言，ters1和ters2之间的差异是可忽略的，并且在所采纳的标准内。

在循环后情况下，在将微脉冲的序列的性能与常规的脉冲进行比较时，可以观察到一些自然的劣化。换言之，针对本文所描述的常规的解决方案和实施例二者，与在存储器生命周期开始时相比，在存储器生命周期结束时擦除相同百分比的存储器块可能花费更多的时间，如分别由针对常规的脉冲和微脉冲的序列的ters3和ters4值所指示的。然而，这种劣化被认为是完全在针对闪速存储器设备的约定界限内。

在存储器生命周期开始时针对示例存储器设备测量的并且在图5中提供的示例曲线502和506中，存储器块的类似的百分比(大约95％)被示出在大约5个时间单位(例如，毫秒)的点ters1处通过常规的解决方案来擦除，以及在大约13个时间单位的点ters2处通过根据本实施例的微脉冲的序列来擦除。

在存储器生命周期结束时针对示例存储器设备测量的并且在图5中提供的示例曲线504和508中，存储器块的类似的百分比(大约95％)被示出在大约13个时间单位的点ters3处通过常规的脉冲来擦除，以及通过在大约45个时间单位的点ters4处根据本实施例的微脉冲的序列来擦除。然而，如上所述，这种劣化被认为是完全在针对闪速存储器设备的约定界限内。

概括地说，图5示出了在闪速存储器设备中使用根据本文所描述的实施例的擦除操作中的微脉冲序列的可行性。

图6是被配置有提供根据一些实施例的包括微脉冲的序列的擦除命令的示例计算设备。计算设备600包括耦合到一个或多个处理器604的系统控制逻辑608、存储器设备612、一个或多个通信接口616以及输入/输出(i/o)设备620。

存储器设备612可以是非易失性计算机存储芯片。在实施例中，存储器设备612包括封装、驱动器电路(例如，驱动器)、用于将存储器设备612与计算设备600的其他组件电气耦合的输入/输出连接等。存储器设备612可以被配置为可移除地或永久地与计算设备600耦合。在一些实施例中，存储器设备612可以是如参考图1所描述的闪速存储器设备104，并且包括接口120、控制电路122、地址电路124和存储器单元阵列112。

通信接口616可以提供接口以供计算设备600通过一个或多个网络进行通信和/或与任何其他合适的设备进行通信。通信接口616可以包括任何合适的硬件和/或固件。用于一个实施例的通信接口616可以包括例如网络适配器、无线网络适配器、电话调制解调器和/或无线调制解调器。针对无线通信，用于一个实施例的通信接口616可以使用一个或多个天线来将计算设备600与无线网络通信地耦合。

针对一个实施例，处理器604中的至少一个可以与用于系统控制逻辑608中的一个或多个控制器的逻辑封装在一起。针对一个实施例，处理器604中的至少一个可以与用于系统控制逻辑608中的一个或多个控制器的逻辑封装在一起，以形成系统级封装(sip)。针对一个实施例，处理器604中的至少一个可以与用于系统控制逻辑608的一个或多个控制器的逻辑集成在相同的管芯上。针对一个实施例，处理器604中的至少一个可以与用于系统控制逻辑608的一个或多个控制器的逻辑集成在相同的管芯上，以形成片上系统(soc)。

用于一个实施例的系统控制逻辑608可以包括任何合适的接口控制器，以提供到以下各项的任何合适的接口：处理器604中的至少一个，和/或与系统控制逻辑608通信的任何合适的设备或组件。系统控制逻辑608可以将数据移入和/或移出计算设备600的各种组件。

用于一个实施例的系统控制逻辑608可以包括存储器控制器624(类似于图1的102)，该存储器控制器624被配置为提供到存储器设备612(类似于图1的104)的接口，以控制各种存储器存取操作，包括参考图1描述的擦除操作。存储器控制器624可以包括控制逻辑628，该控制逻辑628可以被具体地配置为控制存储器设备612的存取。在实施例中，控制逻辑628可以包括参考图1描述的cpu接口152、存储器处理器154和存储器接口156。

在各种实施例中，i/o设备620可以包括以下各项：被设计为实现与计算设备600进行用户交互的用户接口；被设计为实现与计算设备600进行外围组件交互的外围组件接口；和/或被设计为确定与计算设备600相关的环境条件和/或位置信息的传感器。

在各种实施例中，用户接口可以包括但不限于：显示器(例如，液晶显示器、触摸屏显示器等)、扬声器、麦克风、用于捕获图片和/或视频的一个或多个数字摄像头、闪光灯(例如，发光二极管闪光灯)以及键盘。

在各种实施例中，外围组件接口可以包括但不限于非易失性存储器端口、音频插孔和电源接口。在各种实施例中，传感器可以包括但不限于陀螺传感器、加速度计、接近度传感器、环境光传感器和定位单元。定位单元可以附加地/可替代地是通信接口616的一部分或者与通信接口616进行交互以与定位网络的组件(例如，全球定位系统(gps)卫星)通信。

在各种实施例中，计算设备600可以是：服务器；膝上型计算设备、平板计算设备、上网本、智能手机等；桌面计算设备；工作站等。计算设备600可以具有更多或更少的组件和/或不同的架构。在进一步的实施方式中，计算设备600可以是处理数据的任何其他电子设备。

图7示出了根据一些实施例的示例计算设备可读存储介质，其具有被配置为执行参考图1和4所描述的一些或所有操作的指令。更具体地，指令可以包括例如用于执行参考图1的组件102和104所描述的操作的命令，或者在图4的框402、404、406和408中提供的指令。可以例如在图6的计算设备600的处理器604上执行存储在计算设备可读介质702上的指令。计算设备可读存储介质802可以在图6的控制逻辑628中实现或可由该控制逻辑628存取。

如图所示，计算设备可读存储介质702可以包括多个编程指令或位流704的可执行代码。编程指令(或位流)704的可执行代码可以被配置为响应于可执行代码/编程指令的执行而启用设备(例如，计算设备700)以执行由图1的存储器控制器102和存储器设备104执行的过程(的各方面)。在替代的实施例中，可执行代码/编程指令/位流704可以替代地被设置在多个非暂时性计算设备可读存储介质702上。在实施例中，计算设备可读存储介质702可以是非暂时性的。在其他实施例中，可以在诸如信号之类的暂时性计算机可读介质中编码可执行代码/编程指令704。

根据各种实施例，本公开描述了多个示例。

示例1是一种存储器设备，包括：主机接口，其用于从与所述存储器设备耦合的存储器控制器中接收擦除命令，以擦除存储在所述存储器设备中的数据的至少一部分，其中，所述擦除命令包括擦除段的序列，所述擦除段将擦除电压提供给所述存储器设备，其中，所述存储器控制器用于响应于由与所述存储器控制器耦合的主机提供的请求而生成所述擦除命令；以及与所述主机接口耦合的控制电路，其用于控制所述存储器设备的存储器单元阵列中的所述擦除命令的执行，以擦除数据的所请求的部分。

示例2是示例1的存储器设备，其中，所述存储器设备用于在所述序列中的至少两个相邻的擦除段之间，准予对所述存储器设备的存取，以用于对由所述主机发起的所述存储器存取请求中的至少一个提供服务。

示例3是示例2的存储器设备，其中，所述存储器设备用于暂停与所述擦除命令相关联的擦除操作，并且在与所述两个相邻的擦除段中的第一擦除段的完成相对应的时间处准予对所述存储器设备的存取。

示例4是示例1的存储器设备，其中，所述序列中的所述擦除段包括具有所述擦除电压的微脉冲。

示例5是示例4的存储器设备，其中，所述序列包括八个微脉冲。

示例6是示例5的存储器设备，其中，所述擦除电压大约为20v，并且其中，所述序列中的微脉冲的持续时间大约为807微秒。

示例7是示例1的存储器设备，其中，所述存储器设备包括闪速存储器。

示例8是示例7的存储器设备，其中，所述存储器设备是3dnand存储器设备。

示例9是示例1到8中的任何一个的存储器设备，其中，所述存储器控制器与主机处理器一起集成在片上系统(soc)中。

示例10是一种计算设备，包括：主机，其用于发起存储器存取请求；存储器设备，其用于存储数据；以及存储器控制器，其与所述主机和所述存储器设备耦合，其中，所述存储器控制器用于响应于由所述主机提供的请求而生成擦除命令，以擦除存储在所述存储器设备中的所述数据的至少一部分，其中，所述擦除命令包括擦除段的序列，所述擦除段将擦除电压提供给所述存储器设备。

示例11是示例10的计算设备，其中，所述存储器控制器用于将所述擦除命令提供给所述存储器设备以供执行，以擦除数据的所请求的部分。

示例12是示例10的计算设备，其中，所述存储器控制器用于在所述序列中的至少两个相邻的擦除段之间准予对所述存储器设备的存取，以用于对由所述主机发起的所述存储器存取请求中的至少一个提供服务。

示例13是示例12的计算设备，其中，所述存储器控制器用于暂停与所述擦除命令相关联的擦除操作，并且在与所述两个相邻的擦除段中的第一擦除段的完成相对应的时间处准予对所述存储器设备的存取。

示例14是示例12到13中的任何一个的计算设备，其中，所述存储器设备包括闪速存储器。

示例15是一种方法，包括：响应于由计算设备的主机提供的请求而由所述计算设备的存储器装置生成擦除命令，以擦除存储在所述存储器装置中的数据的至少一部分，所述生成擦除命令包括生成擦除段的序列，所述擦除段提供用于擦除存储在所述存储器装置中的数据的所述至少一部分的擦除电压。

示例16是示例15的方法，进一步包括：由所述存储器装置暂停与所述擦除命令相关联的擦除操作；以及在与两个相邻的擦除段中的第一擦除段的完成相对应的时间处，由所述存储器装置准予对所述存储器装置的存储器的存取，以在所述序列中的所述至少两个相邻的擦除段之间对由所述主机发起的存储器存取请求中的至少一个提供服务，其中，所述序列中的所述擦除段包括具有所述擦除电压的微脉冲。

示例17是示例16的方法，进一步包括：由所述存储器装置执行所述擦除操作的验证，以确定存储在所述存储器装置中的数据的所述一部分已经被擦除。

示例18是示例16的方法，进一步包括：由所述存储器装置验证在所述序列中的擦除段的总数等于预定的值。

示例19是示例18的方法，其中，所述存储器装置包括闪速存储器。

示例20是示例18的方法，其中，所述存储器装置包括nand存储器。

各种实施例可以包括上面描述的实施例的任何合适的组合，包括上面以连词形式(和)(例如，“和”可以是“和/或”)描述的实施例的可替代的(或)实施例。此外，一些实施例可以包括一个或多个制品(例如，非暂时性计算机可读介质)，其上存储有指令，该指令当被执行时引起上面描述的实施例中的任何一个的动作。此外，一些实施例可以包括装置或系统，这些装置和系统具有用于执行上面描述的实施例的各种操作的任何合适的单元。

对所示实施方式的以上描述(包括在摘要中描述的内容)并不旨在是穷尽的，也不旨在将本公开的实施例限制为所公开的精确形式。尽管出于说明性目的而在本文中描述了具体实施方式和示例，但是如相关领域技术人员将认识到的，在本公开的范围内可以进行各种等同的修改。

鉴于以上具体实施方式，可以对本公开的实施例进行这些修改。所附权利要求书中使用的术语不应被解释为将本公开的各种实施例限制为说明书和权利要求书中所公开的具体实施方式。相反，范围将完全由所附权利要求书确定，其将根据权利要求解释的既定原则来解释。