一种基于PowerPC的主备双机切换控制系统的制作方法

一种基于powerpc的主备双机切换控制系统
技术领域
1.本实用新型涉及控制系统领域，特别涉及一种基于powerpc的主备双机切换控制系统。


背景技术：

2.在嵌入式计算机领域的控制系统中，由于工作环境等外界因素复杂，可能因设备故障、操作系统故障、软件系统故障等导致系统瘫痪。同时，对嵌入式系统的维护也耗时费力，一旦出现故障，不易恢复。想要提高嵌入式系统的可靠性，通常采用冗余系统的设计，提高系统的容灾能力。
3.目前常用的主备双机切换控制系统采用两台计算机，一台作为主控制器，运行操作系统及应用程序实现对外部接口及设备的控制。另一台作为备控制器，运行与主控制器相同的操作系统及应用程序，但处于待机模式。在侦测到主控制器运行出现故障时，激活备控制器运行。在切换过程中，基于软件控制的切换过程在速度上通常达不到系统的要求，使得系统整体出现较大的空窗期，难以保证系统持续稳定工作。


技术实现要素：

4.本实用新型的目的在于：提供了一种基于powerpc的主备双机切换控制系统，利用powerpc处理器强大的运算、控制能力，丰富的对外接口，结合fpga实现的组合逻辑电路，在提供高性能嵌入式计算机系统控制能力的同时，还具备对外各接口进行快速切换的能力，解决了上述问题。
5.本实用新型采用的技术方案如下：
6.一种基于powerpc的主备双机切换控制系统，包括主控单元、备控单元和共用单元，所述主控单元包括主控处理器、主控fpga、主控nor flash、主控存储器和主控外设接口，所述备控单元包括备控处理器、备控fpga、备控nor flash、备控存储器和备控外设接口，所述共用单元包括共用fpga、前面板调试连接器和lrm背板连接器；
7.在所述主控单元中，主控处理器为基于powerpc处理器架构的p2020处理器，所述主控nor flash、主控外设接口分别挂载到主控处理器的localbus总线，所述主控fpga连接到主控处理器，所述主控存储器挂载到主控处理器的ddr控制器接口；
8.在所述备控单元中，备控处理器为基于powerpc处理器架构的p2020处理器，所述备控nor flash、备控外设接口分别挂载到备控处理器的localbus总线，所述备控fpga连接到备控处理器，所述备控存储器挂载到备控处理器的ddr控制器接口；
9.所述主控fpga和备控fpga均连接到共用单元的共用fpga上，主控fpga和备控fpga连接，所述主控处理器和备控处理器均连接到共用fpga上，主控处理器和备控处理器连接，所述主控处理器、备控处理器、主控fpga、备控fpga和共用fpga分别连接到前面板调试连接器，所述主控fpga、备控fpga和共用fpga分别连接到lrm背板连接器。
10.为了更好地实现本方案，进一步地，所述主控处理器与备控处理器之间通过串口
连接，主控处理器将心跳数据主动发送给备控处理器，在主控处理器检测到自身异常时，通过串口通知备控处理器接管系统。
11.为了更好地实现本方案，进一步地，所述主控处理器以一定周期，持续写入心跳数据到备控单元的备控fpga，备控处理器从备控单元的备控fpga读取被动心跳信号，判断主控处理器工作状态，在发现异常时接管系统。
12.为了更好地实现本方案，进一步地，所述主控单元还包括主控时钟，备控单元还包括备控时钟，所述主控单元和备控单元独立的连接到不同的电源。
13.为了更好地实现本方案，进一步地，所述主控单元还包括主控子卡连接器，备控单元还包括备控子卡连接器，共用单元还包括共用子卡连接器和离散接口，所述主控fpga通过主控子卡连接器连接到lrm背板连接器，所述备控fpga通过备控子卡连接器连接到lrm背板连接器，所述主控fpga和备控fpga分别连接到离散接口，所述主控fpga和备控fpga分别连接到共用子卡连接器，所述共用子卡连接器和离散接口连接到lrm背板连接器。
14.本方案基于powerpc处理器架构的p2020处理器，该处理器包含两个高性能powerpc架构e500v2内核，具备32k字节的一级指令缓存和32k字节的一级数据缓存，处理器集成了512k字节的二级缓存，同时，还具备2路串口、3路千兆以太网等接口，该处理器为控制系统提供强大的运算能力和丰富的外设接口；并且使用例如xc7a200t的fpga，实现高速的组合逻辑电路，fpga具备稳定高效的接口切换功能，配合powerpc强大的运算能力，实现系统状态的检测和心跳信号的处理功能，系统的持续工作能力和稳定性大大领先于普通的嵌入式计算机系统。
15.综上所述，由于采用了上述技术方案，本实用新型的有益效果是：
16.1.本实用新型所述的一种基于powerpc的主备双机切换控制系统，利用powerpc处理器强大的运算、控制能力，丰富的对外接口，结合fpga实现的组合逻辑电路，提供高性能嵌入式计算机系统的主备双机控制能力；
17.2.本实用新型所述的一种基于powerpc的主备双机切换控制系统，利用powerpc处理器强大的运算、控制能力，丰富的对外接口，结合fpga实现的组合逻辑电路，在提供高性能嵌入式计算机系统主备双机控制能力的同时，还具备对外各接口进行快速切换的能力。
附图说明
18.为了更清楚地说明本技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图，其中：
19.图1是本实用新型的系统设计框图；
20.图2是本实用新型的系统电路连接示意图；
21.图3是本实用新型的nor flash电路连接示意图；
22.图4是本实用新型的处理器和存储器连接示意图；
23.图5是本实用新型的外设接口的rs485部分连接示意图；
24.图6是本实用新型的外设接口的1553b部分连接示意图。
具体实施方式
25.为了更清楚地说明本实用新型实施例的技术方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，应当理解，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例，因此不应被看作是对保护范围的限定。基于本实用新型中的实施例，本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
26.在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；也可以是直接相连，也可以是通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
27.下面结合图1至图6对本实用新型作详细说明。
28.实施例1
29.一种基于powerpc的主备双机切换控制系统，如图1、图2，包括主控单元、备控单元和共用单元，所述主控单元包括主控处理器、主控fpga、主控nor flash、主控存储器和主控外设接口，所述备控单元包括备控处理器、备控fpga、备控nor flash、备控存储器和备控外设接口，所述共用单元包括共用fpga、前面板调试连接器和lrm背板连接器；
30.在所述主控单元中，主控处理器为基于powerpc处理器架构的p2020处理器，所述主控nor flash、主控外设接口分别挂载到主控处理器的localbus总线，所述主控fpga连接到主控处理器，所述主控存储器挂载到主控处理器的ddr控制器接口；
31.在所述备控单元中，备控处理器为基于powerpc处理器架构的p2020处理器，所述备控nor flash、备控外设接口分别挂载到备控处理器的localbus总线，所述备控fpga连接到备控处理器，所述备控存储器挂载到备控处理器的ddr控制器接口；
32.所述主控fpga和备控fpga均连接到共用单元的共用fpga上，主控fpga和备控fpga连接，所述主控处理器和备控处理器均连接到共用fpga上，主控处理器和备控处理器连接，所述主控处理器、备控处理器、主控fpga、备控fpga和共用fpga分别连接到前面板调试连接器，所述主控fpga、备控fpga和共用fpga分别连接到lrm背板连接器。
33.工作原理：本方案基于powerpc处理器架构的p2020处理器，如图3，该处理器包含两个高性能powerpc架构e500v2内核，具备32k字节的一级指令缓存和32k字节的一级数据缓存，处理器集成了512k字节的二级缓存，同时，还具备2路串口、3路千兆以太网等接口，该处理器为控制系统提供强大的运算能力和丰富的外设接口。
34.本实施例使用例如xc7a200t的fpga，xc7a200t具有13mb bram，740dsp片，929gmac/s，16个收发器，6.6gb/s收发器速度，211gb/s串行带宽。同时，还具备285个输入、输出io，为各接口进行快速切换提供了充足的性能和io；实现高速的组合逻辑电路，fpga具备稳定高效的接口切换功能，配合powerpc强大的运算能力，实现系统状态的检测和心跳信号的处理功能，系统的持续工作能力和稳定性大大领先于普通的嵌入式计算机系统。
35.nor flash采用两片128m字节的nor flash，挂载到处理器的localbus总线，一片用作存储系统镜像和应用程序，一片建立文件系统，储存应用数据；存储器采用2gb ddr3存储器，如图4，挂载到处理器ddr控制器接口，作为系统运行内存使用，提供软件的执行空间；
外设接口主要包括rs485、1553b及离散接口，外设接口的rs485部分如图5，外设接口的1553b部分如图6，挂载到处理器的localbus总线，接口信号由组合逻辑控制，连接到外部连接器。
36.实施例2
37.本实用新型在上述实施例1的基础上，所述主控处理器与备控处理器之间通过串口连接，主控处理器将心跳数据主动发送给备控处理器，在主控处理器检测到自身异常时，通过串口通知备控处理器接管系统。
38.所述主控处理器以一定周期，持续写入心跳数据到备控单元的备控fpga，备控处理器从备控单元的备控fpga读取被动心跳信号，判断主控处理器工作状态，在发现异常时接管系统。
39.所述主控单元还包括主控时钟，备控单元还包括备控时钟，所述主控单元和备控单元独立的连接到不同的电源。
40.所述主控单元还包括主控子卡连接器，备控单元还包括备控子卡连接器，共用单元还包括共用子卡连接器和离散接口，所述主控fpga通过主控子卡连接器连接到lrm背板连接器，所述备控fpga通过备控子卡连接器连接到lrm背板连接器，所述主控fpga和备控fpga分别连接到离散接口，所述主控fpga和备控fpga分别连接到共用子卡连接器，所述共用子卡连接器和离散接口连接到lrm背板连接器。
41.工作原理：如图1
‑
图6，该系统的工作原理为：基于nor flash引导powerpc，在上电后，powerpc自动读取存放于nor flash中的bootloader镜像并引导powerpc进入预设定状态，通过cmd line可进行参数配置和调试。
42.powerpc引导至cmd line后，通过参数配置，可使用以太网络启动操作系统进行调试；调试完成后，将调试好的镜像文件写入nor flash，再通过修改cmd line参数，配置模块从nor flash启动，实现程序的固化。
43.powerpc启动操作系统，完成对外设接口进行初始化后，主控制系统开始周期自检并发送心跳信号，备控制系统监控主控制系统运行状态，在监测到异常时接管系统控制权。
44.powerpc启动操作系统后，主、备双机系统首先完成外设接口rs485、1553b及离散接口的初始化，初始化后使能主控制系统外设接口发送与接收，禁止备控制系统外设发送。
45.主、备双机系统外设接口的发送与接收分别由各自的使能开关控制，各个使能开关连接到组合逻辑电路，由组合逻辑电路控制其使能与禁止。
46.本实施例的其他部分与上述实施例1相同，故不再赘述。
47.以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。