基于物理走线划分的时序分析方法与装置以及设备和介质与流程

本公开的实施例涉及一种基于物理走线划分的时序分析方法与装置以及设备和介质。

背景技术：

数字集成电路按照设计流程分为前端设计和后端设计两个阶段，前端设计根据用户需求和产品功能指标定义完成电路系统顶层架构选择和主要功能模块划分，通过高层次电路建模语言完成电路设计，并通过集成电路前端设计工具，结合对电路的设计约束完成电路逻辑综合，得到门级网表。除代码设计之外，前端设计还需要完成代码的行为级验证和门级验证，并根据需求完成电路的可测性设计、功耗控制优化等。

集成电路的后端设计又被称作为物理设计，是基于前端设计得到的门级网表完成电路的布局、布线，实现电路版图，并完成对版图的验证。例如，后端(物理)设计是一个创建网表对应的物理电路表现形式的过程，设计结果需要满足：第一，芯片加工的各项限制；第二，可以接受的设计周期；第三，版图设计后的结果验证与仿真需要满足对设计性能指标的要求(如时序)。

后端(物理)设计可以认为是电路网表的物理表达(拓扑)，即在芯片上构建并连接起来的由晶体管、互连线以及其他电路基本单元组成的复杂结构集合。对于后端设计的主要变化因素包含但不限于：如何解决芯片互连线的时延问题以及控制互连线时延的方法。互连线的时延已经成为影响芯片性能的重要因素。

技术实现要素：

本公开至少一实施例提供了一种基于物理走线划分的时序分析方法，包括：基于用于集成电路设计的门级网表，获取待分析的时钟路径结构，其中，所述时钟路径结构包括时钟互连线以及通过所述时钟互连线连接的目标时钟驱动单元和至少两个目标时钟终点单元；对所述时钟互连线进行物理走线划分，得到多个物理分节点和由所述多个物理分节点间隔开的多个物理分线段，以获取所述目标时钟驱动单元和所述至少两个目标时钟终点单元之间的物理连接关系数据，其中，所述多个物理分线段和所述多个物理分节点分别包括对应于所述至少两个目标时钟终点单元的共同物理路径的共同物理分线段和共同物理分节点；基于所述物理连接关系数据以及所述门级网表包括的逻辑连线数据，通过仿真产生分别对应所述多个物理分线段和所述多个物理分节点的时钟延迟数据；基于所述共同物理分线段和所述共同物理分节点的时钟延迟数据，移除由所述共同物理路径产生的过度悲观量，以获取所述时钟路径结构的时钟延迟数据。

例如，在本公开至少一实施例提供的一种时序分析方法中，所述目标时钟驱动单元包括：串连和/或并联的多个时钟驱动单元中的一个或多个时钟驱动单元。

例如，在本公开至少一实施例提供的一种时序分析方法中，通过仿真产生分别对应所述多个物理分线段和所述多个物理分节点的时钟延迟数据，包括：分别抽取所述多个物理分线段的寄生电阻数据与寄生电容数据，以及所述多个物理分节点的寄生电阻数据与寄生电容数据，得到寄生参数数据；基于所述逻辑连线数据、所述物理连接关系数据和所述寄生参数数据，在不同的激励下，仿真产生分别对应所述多个物理分线段和所述多个物理分节点的时钟延迟数据。

例如，在本公开至少一实施例提供的一种时序分析方法中，所述不同的激励包括：基于不同的信号转换时间时，从低电平到高电平的输入信号，或者，基于不同的信号转换时间时，从高电平到低电平的输入信号。

例如，在本公开至少一实施例提供的一种时序分析方法中，基于所述共同物理分线段和所述共同物理分节点的时钟延迟数据，移除由所述共同物理路径产生的过度悲观量p，以获取所述时钟路径结构的时钟延迟数据，包括：获取所述逻辑连线数据、所述物理连接关系数据和仿真产生的分别对应所述多个物理分线段和所述多个物理分节点的时钟延迟数据；根据所述不同的激励，基于所述逻辑连线数据和所述物理连接关系数据，利用所述共同物理分线段和所述共同物理分节点的时钟延迟数据计算得到对应于所述共同物理路径的时钟延迟数据；基于对应于所述共同物理路径的时钟延迟数据，获取所述过度悲观量p；通过移除所述过度悲观量p，以获取所述时钟路径结构的时钟延迟数据。

例如，在本公开至少一实施例提供的一种时序分析方法中，利用所述共同物理分线段和所述共同物理分节点的时钟延迟数据计算得到对应于所述共同物理路径的时钟延迟数据，包括：将对应于所述共同物理路径的每个所述共同物理分线段的时钟延迟数据与对应的增减因子相乘得到第一时钟延迟结果d1；将对应于所述共同物理路径的每个所述共同物理分节点的时钟延迟数据与对应的增减因子相乘得到第二时钟延迟结果d2；将每个所述第一时钟延迟结果d1和每个所述第二时钟延迟结果d2进行求和，得到对应于所述共同物理路径的时钟延迟数据。

例如，在本公开至少一实施例提供的一种时序分析方法中，利用所述共同物理分线段和所述共同物理分节点的时钟延迟数据计算得到对应于所述共同物理路径的时钟延迟数据，包括：通过将对应于所述共同物理路径的每个所述共同物理分线段的时钟延迟数据与用于接受路径时对应的增减因子相乘得到的每个第三时钟延迟结果d3，与将对应于所述共同物理路径的每个所述共同物理分节点的时钟延迟数据与用于接受路径时对应的增减因子相乘得到的每个第四时钟延迟结果d4进行求和，得到第一时钟延迟数据d01，其中，所述第一时钟延迟数据d01，表示用于所述接受路径时对应所述共同物理路径的时钟延迟数据，所述接受路径为所述目标时钟驱动单元与所述至少两个目标时钟终点单元中的第一个之间的至少一部分的时钟互连线；通过将对应于所述共同物理路径的每个所述共同物理分线段的时钟延迟数据与用于发射路径时对应的增减因子相乘得到的每个第五时钟延迟结果d5，与将对应于所述共同物理路径的每个所述共同物理分节点的时钟延迟数据与用于发射路径时对应的增减因子相乘得到的每个第六时钟延迟结果d6进行求和，得到第二时钟延迟数据d02，其中，所述第二时钟延迟数据d02，表示用于所述发射路径时对应所述共同物理路径的时钟延迟数据，所述发射路径为所述目标时钟驱动单元与所述至少两个目标时钟终点单元中的第二个之间的至少一部分的时钟互连线。

例如，在本公开至少一实施例提供的一种时序分析方法中，对于对应于所述共同物理路径的每个所述共同物理分线段和每个所述共同物理分节点，所述用于接受路径时对应的增减因子均相同；和/或，对于对应于所述共同物理路径的每个所述共同物理分线段和每个所述共同物理分节点，所述用于发射路径时对应的增减因子均相同。

例如，在本公开至少一实施例提供的一种时序分析方法中，基于对应于所述共同物理路径的时钟延迟数据，获取所述过度悲观量p，包括：将所述第一时钟延迟数据d01和所述第二时钟延迟数据d02相减得到的差值作为对应于所述共同物理路径的过度悲观量p。

例如，在本公开至少一实施例提供的一种时序分析方法中，通过移除所述过度悲观量p，以获取所述时钟路径结构的时钟延迟数据，包括：获取所述接受路径的第三时钟延迟数据d03和所述发射路径的第四时钟延迟数据d04；将所述时钟路径结构的时钟延迟数据配置为等于：所述第三时钟延迟数据d03-(所述第四时钟延迟数据d04-所述过度悲观量p)；其中，通过将对应所述接受路径的每个所述物理分线段的时钟延迟数据与用于所述接受路径时对应的增减因子相乘得到的每个第七时钟延迟结果d7，与将对应所述接受路径的每个所述物理分节点的时钟延迟数据与用于所述接受路径时对应的增减因子相乘得到的每个第八时钟延迟结果d8进行求和，得到所述接受路径的第三时钟延迟数据d03；通过将对应所述发射路径的每个所述物理分线段的时钟延迟数据与用于所述发射路径时对应的增减因子相乘得到的每个第九时钟延迟结果d9，与将对应所述发射路径的每个所述物理分节点的时钟延迟数据与用于所述发射路径时对应的增减因子相乘得到的每个第十时钟延迟结果d10进行求和，得到所述发射路径的第四时钟延迟数据d04。

例如，在本公开至少一实施例提供的一种时序分析方法中，对于对应所述接受路径的每个所述物理分线段和每个所述物理分节点，用于所述接受路径时对应的增减因子均相同；和/或，对于对应所述发射路径的每个所述物理分线段和每个所述物理分节点，用于所述发射路径时对应的增减因子均相同。

本公开至少一实施例提供了一种基于物理走线划分的时序分析装置，包括：接收模块，配置为基于用于集成电路设计的门级网表获取待分析的时钟路径结构，其中，所述时钟路径结构包括时钟互连线以及通过所述时钟互连线连接的目标时钟驱动单元和至少两个目标时钟终点单元；物理走线划分模块，配置为：对所述时钟互连线进行物理走线划分，得到多个物理分节点和由所述多个物理分节点间隔开的多个物理分线段，以获取所述目标时钟驱动单元和所述至少两个目标时钟终点单元之间的物理连接关系数据，其中，所述多个物理分线段和所述多个物理分节点分别包括对应于所述至少两个目标时钟终点单元的共同物理路径的共同物理分线段和共同物理分节点；仿真模块，配置为：基于所述物理连接关系数据以及所述门级网表包括的逻辑连线数据，通过仿真产生分别对应所述多个物理分线段和所述多个物理分节点的时钟延迟数据；时序计算模块，配置为：基于所述共同物理分线段和所述共同物理分节点的时钟延迟数据，移除由所述共同物理路径产生的过度悲观量，以获取所述时钟路径结构的时钟延迟数据。

本公开至少一实施例还提供了一种电子设备，包括：处理器和存储器，其中，所述存储器上存储有计算机可执行程序，所述计算机可执行程序被所述处理器执行时，实现如上文任一所述的时序分析方法。

本公开至少一实施例又提供了一种计算机可读存储介质，所述存储介质内存储有计算机可执行程序，所述计算机可执行程序被处理器执行时，实现如上文任一所述的时序分析方法。

附图说明

为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一种时钟路径结构的示意图；

图2为本公开一些实施例提供的一种基于物理走线划分的时序分析方法的流程图；

图3为本公开一些实施例提供的一种时钟路径结构a100的示意图；

图4为本公开又一些实施例提供的一种时钟路径结构的示意图；

图5为本公开一些实施例提供的一种仿真产生多个物理分线段和多个物理分节点的时钟延迟数据的流程图；

图6为本公开一些实施例提供的一种通过移除由共同物理路径产生的过度悲观量以获取时钟路径结构的时钟延迟数据的流程图；

图7为本公开一些实施例提供的一种利用共同物理分线段和共同物理分节点的时钟延迟数据计算对应于共同物理路径的时钟延迟数据的流程图；

图8为本公开又一些实施例提供的一种利用共同物理分线段和共同物理分节点的时钟延迟数据计算对应于共同物理路径的时钟延迟数据的流程图；

图9为本公开又一些实施例提供的一种通过移除过度悲观量以获取时钟路径结构的时钟延迟数据的流程图；

图10为本公开一些实施例提供的一种基于物理走线划分的时序分析装置的示意框图；以及

图11本公开一些实施例提供的一种电子设备的示意框图。

具体实施方式

下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另有定义，本公开实施例使用的所有术语(包括技术和科学术语)具有与本本公开所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非本公开实施例明确地这样定义。

本公开实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。本公开实施例中使用了流程图用来说明根据本公开实施例的方法的步骤。应当理解的是，前面或后面的步骤不一定按照顺序来精确的进行。相反，可以按照倒序或同时处理各种步骤。同时，也可以将其他操作添加到这些过程中，或从这些过程移除某一步或数步。

发明人研究发现，对于同一颗集成电路芯片上完全相同的逻辑单元，由于位置不同引起工艺制程偏差，从而导致时序延时不同，即片上误差(on-chipvariation，ocv)。时序计算工具为了计算这种偏差，在计算时钟发射路径和时钟接受路径的延迟时采用不同的增减因子(derate)，当发射路径与接受路径拥有共同的路径时，需要移除发射路径和接受路径计算方式不同而导致的过度悲观量，这称之为时钟收敛悲观去除(clockreconvergencepessimismremoval，crpr)，也即，时钟的过度悲观量是指发射路径和接受路径分别采用不同的增减因子去计算路径延迟时，并在这两个路径拥有对应的共同物理路径的时候，由于采用不同的增减因子而导致的偏差。

图1为一种时钟路径结构的示意图。例如，如图1所示，时钟路径结构包括第一时钟驱动单元401、第二时钟驱动单元402和第三时钟驱动单元403以及第一时钟终点单元501、第二时钟终点单元502、第三时钟终点单元503。时钟路径结构还包括用于连接时钟驱动单元和时钟终点单元的时钟互连线，比如，连线300、301、302和303。图1所示的100、101、102、103、104、105分别是连线303的物理线段，连线300、301、302是逻辑意义上的路径概念，并且连线303也是逻辑意义上的连线，也即图1中连线303的箭头仅为一种抽象意义的指示。

例如，在图1示例中，第一时钟终点单元501、第二时钟终点单元502、第三时钟终点单元503中的任意两个之间存在时序检查，具体可以根据实际情况而定，对此不作限制。例如，第一时钟终点单元501与第三时钟终点单元503之间存在时序检查，若第一时钟终点单元501是发射路径对应的时钟终点单元，第三时钟终点单元503是接受路径对应的时钟终点单元。时钟601(clock)到第一时钟终点单元501经过的路径依次是：300、401、301、402、302、403，以及303对应的物理线段100与101。时钟601到503经过的路径依次是：300、401、301、402、302、403，以及303对应的物理线段100、102、104与105。

例如，时钟601到第一时钟终点单元501的延时(delay1)的计算方式为：分别将300、401、301、402、302、403、303到第一时钟终点单元501各自的延迟乘以各自对应的增减因子得到各个和值，最后将各个和值相加得到的值作为第一延时(delay1)。时钟601到第三时钟终点单元503的延时(delay2)的计算方式为：分别将300、401、301、402、302、403、303到第三时钟终点单元503各自的延迟分别乘以各自对应的增减因子得到各个和值，最后将各个和值相加的得到值作为第二延时(delay2)。作为时钟路径结构的时钟延迟数据之一，例如第一时钟终点单元501与第三时钟终点单元503的时钟延迟的差值(skew)，该时钟延迟的差值等于第一延时(delay1)减去第二延时(delay2)。

由于考虑片上误差，时钟601到第一时钟终点单元501以及时钟601到第三时钟终点单元503分别采用不同的增减因子，时钟收敛悲观去除(crpr)可以移除逻辑意义上的共同路径300、401、301、402、302和403因片上误差采用不同增减因子所造成的偏差。但是，时钟601分别到第一时钟终点单元501和与第三时钟终点单元503的逻辑路径303拥有共同物理路径(例如包括共同的物理线段100)，这段物理线段100由于片上误差而采用不同增减因子从而导致时延的偏差，上文的时钟收敛悲观去除(crpr)也不会移除掉该类偏差。如果第一时钟终点单元501、第二时钟终点单元502、第三时钟终点单元503相互之间存在时序检查，若在不考虑时钟互连线(也可称时钟走线)所对应的共同物理路径，实际应用中存在如下的问题：

例如，图1所示的第一时钟终点单元501和第三时钟终点单元503的共同物理路径(例如包括共同的物理线段100)，由于片上误差采用不同增减因子而导致过度悲观量；又例如，图1所示的第二时钟终点单元502和第三时钟终点单元503的共同物理路径(例如包括共同的物理线段100和102)，由于片上误差采用不同增减因子而导致过度悲观量；再例如，图1所示的第一时钟终点单元501和第二时钟终点单元502的共同物理路径(例如包括共同的物理线段100)，由于片上误差采用不同增减因子而导致过度悲观量。

本公开至少一实施例提供了一种基于物理走线划分的时序分析方法，该方法包括：

基于用于集成电路设计的门级网表，获取待分析的时钟路径结构，其中，时钟路径结构包括时钟互连线以及通过时钟互连线连接的目标时钟驱动单元和至少两个目标时钟终点单元；

对时钟互连线进行物理走线划分，得到多个物理分节点和由多个物理分节点间隔开的多个物理分线段，以获取目标时钟驱动单元和至少两个目标时钟终点单元之间的物理连接关系数据，其中，多个物理分线段多个物理分节点分别包括对应于至少两个目标时钟终点单元的共同物理路径的共同物理分线段和共同物理分节点；

基于物理连接关系数据以及门级网表包括的逻辑连线数据，通过仿真产生分别对应多个物理分线段和多个物理分节点的时钟延迟数据；

基于共同物理分线段和共同物理分节点的时钟延迟数据，移除由共同物理路径产生的过度悲观量，以获取时钟路径结构的时钟延迟数据。

本公开至少一实施例还提供对应于上述时序分析方法的装置。

本公开上述实施例的时序分析方法或装置基于时钟互连线的物理走线划分，能够移除由共同物理路径产生的过度悲观量，以获取时钟路径结构的时钟延迟数据，减少了时钟偏差，提高时序收敛的准确性。

图2为本公开一些实施例提供的一种基于物理走线划分的时序分析方法的流程图。例如，如图2所示，本公开至少一实施例提供的时序分析方法包括步骤s1至步骤s4。

步骤s1、基于用于集成电路设计的门级网表，获取待分析的时钟路径结构，其中，时钟路径结构包括时钟互连线以及通过时钟互连线连接的目标时钟驱动单元和至少两个目标时钟终点单元。

步骤s2、对时钟互连线进行物理走线划分，得到多个物理分节点和由多个物理分节点间隔开的多个物理分线段，以获取目标时钟驱动单元和至少两个目标时钟终点单元之间的物理连接关系数据，其中，多个物理分线段和多个物理分节点分别包括对应于至少两个目标时钟终点单元的共同物理路径的共同物理分线段和共同物理分节点。

步骤s3、基于物理连接关系数据以及门级网表包括的逻辑连线数据，通过仿真产生分别对应多个物理分线段和多个物理分节点的时钟延迟数据。

步骤s4、基于共同物理分线段和共同物理分节点的时钟延迟数据，移除由共同物理路径产生的过度悲观量，以获取时钟路径结构的时钟延迟数据。

图3为本公开一些实施例提供的一种时钟路径结构a100的示意图。图4为本公开又一些实施例提供的一种时钟路径结构的示意图。

如图3所示，待分析的时钟路径结构a100包括时钟互连线(例如连线303)以及通过时钟互连线(例如连线303)连接的目标时钟驱动单元(例如时钟驱动单元403)和至少两个目标时钟终点单元(例如目标时钟终点单元501、502和503中的任意两个)。需要说明的是，时钟路径结构a10是逻辑意义上的概念，并非物理意义上的概念，并且连线303是逻辑意义上的连线，也即图3中连线303的箭头仅为一种抽象意义的指示，并不受限于图3。这意味着连线303在物理实现上包括了物理意义上的节点(例如200、201、202、203、204、205和206)以及物理意义上的线段(例如100、101、102、103、104和105)，具体参照下面描述。

例如，在一些示例中，目标时钟驱动单元包括相互串连的多个时钟驱动单元中的至少一个。例如，目标时钟驱动单元是图4中的时钟驱动单元403和时钟驱动单元402中的一个，比如说目标时钟驱动单元为图4中的时钟驱动单元403。当然，目标时钟驱动单元也可以是图4中的时钟驱动单元402，例如在发明人研究从时钟驱动单元402分别到目标时钟终点单元501和另外的目标时钟终点单元(未图示，例如记为第四目标时钟终点单元)之间的路径作为发射路径和接受路径的情况下(也即目标时钟终点单元501和第四目标时钟终点单元之间存在共同物理路径)，将时钟驱动单元402作为目标时钟驱动单元，具体在此不做赘述。需要说明的是，本公开的实施例中的物理路径的含义可以理解为是芯片中的物理走线。

又例如，在一些示例中，目标时钟驱动单元还可包括并联的多个时钟驱动单元中的至少一个(未图示)。由此，本公开的实施例对目标时钟驱动单元的位置和数目等不作限制，具体需要根据不同工艺和项目决定，在此不做赘述。

例如，在一些示例中，至少两个目标时钟终点单元是指存在时序检查的至少两个时钟终点单元，具体是哪些个时钟终点单元，本公开的实施例对此不作限制，具体需要根据不同工艺和项目进行调整。

例如，在一些示例中，至少两个时钟终点单元包括发射路径对应的一个时钟终点单元和接受路径对应的一个时钟终点单元，例如，两个目标时钟终点单元为图3和图4中时钟终点单元501、502和503中的任意两个。例如，在一些示例中，每个时钟终点单元包括寄存器和锁存器，即两个目标时钟终点单元之间存在的时序检查也可以理解为两个不同的寄存器之间的时序检查，鉴于此不是本公开的实施例阐述的重点，为了保证清楚且简明，在此不做赘述。

需要说明的是，时钟路径结构包括的时钟驱动单元中每个可以对应一个时钟终点单元，或者，时钟路径结构包括的时钟驱动单元中每个可以对应多个时钟终点单元，本公开的实施对此不作限制，具体可以根据实际情况进行调整，在此不做赘述。

下面在图3示例的时钟路径结构的基础上，对基于物理走线划分的时序分析方法进行进一步说明，但是本公开的实施例对时钟路径结构的具体形式不作限制，基于其他形式的时钟路径结构的时序分析方法在此也不再赘述。

例如，在一些示例中，对于步骤s1，在集成电路的涉及过程中，门级网表用于描述电路元件相互连接关系，比如门级网表为文本文件，集成电路的前端设计目的在于得到门级网表为后端设计提供一些必需的文件。鉴于门级网表不是本公开的实施例阐述的重点，为了保证本公开的实施例的说明清楚且简明，本公开的实施例在此不做赘述。

例如，在一些示例中，对于步骤s2，根据实际的需要对时钟路径结构a100中用于连接目标时钟驱动单元(例如时钟驱动单元403)与目标时钟终点单元(例如时钟终点单元501、502和503中的任意两个)的时钟互连线(例如连线303)进行物理走线划分，得到多个物理分节点和由多个物理分节点间隔开的多个物理分线段，以获取目标时钟驱动单元和目标时钟终点单元之间的物理连接关系数据，也即获取相应物理分线段和物理分节点对应的物理连接关系数据，如图3所示，例如，划分得到的物理分节点包括物理分节点200、201、202、203、204、205、206中的至少一部分，以及划分得到的物理分线段包括物理分线段100、101、102、103、104、105中的至少一部分。

例如，具体的物理走线划分方式包括：以物理跳线为标准，跳线前后的物理走线为物理分线段(例如不同金属制成的线段)，跳线使用的通孔(via)记为物理分节点，例如，该通孔用于电连接位于集成电路中不同导电层中的线路，从而可以用于实现更高集成度的布线。当然，此仅仅为示例性的，并不为本公开的限制。

例如，对于物理连接关系数据，示例如下：图3中的时钟驱动单元403与时钟终点单元501之间的物理连接关系依次为时钟驱动单元403、物理分节点200、物理分线段100、物理分节点201、物理分线段101、物理分节点202、时钟终点单元501。当然，此仅仅为示例性的，并不为本公开的限制，其他情况下的物理连接关系在此不再赘述。

例如，在一些示例中，对于步骤s2，当目标时钟驱动单元是时钟驱动单元403以及目标时钟终点单元是时钟终点单元501与502的时候，共同物理路径是路径100a，如图3所示，因此，在物理走线划分后得到的物理分线段和物理分节点包括对应于共同物理路径100a的共同物理分线段100和共同物理分节点200和201。当然，此仅仅为示例性的，并不为本公开的限制，其他情况下的共同物理路径在此不做赘述。

例如，在一些示例中，对于步骤s3，门级网表包括逻辑连线数据，并且逻辑连线数据包括上述的时钟路径结构。例如，逻辑连线数据为eda工具产生的网表(例如verilog网表或者spice网表)，另外，时钟驱动单元403与时钟终点单元501、502、503之间都是通过逻辑意义上的互连线303连接。鉴于前端设计不是本公开的实施例阐述的重点，为了保证本公开的说明清楚且简明，本公开的实施例省略前端设计及其门级网表的相关内容。

例如，在一些示例中，在布局布线之后，执行所上述任一实施例中的基于物理走线划分的时序分析方法，具体在此不做赘述。

图5为本公开一些实施例提供的一种仿真产生多个物理分线段和多个物理分节点的时钟延迟数据的流程图。

例如，如图5所示，对于步骤s3，通过仿真产生分别对应多个物理分线段和多个物理分节点的时钟延迟数据，具体包括步骤s31和步骤s32。

步骤s31、分别抽取多个物理分线段的寄生电阻数据与寄生电容数据，以及多个物理分节点的寄生电阻数据与寄生电容数据，得到寄生参数数据。

步骤s32、基于逻辑连线数据、物理连接关系数据和寄生参数数据，在不同的激励下，仿真产生分别对应多个物理分线段和多个物理分节点的时钟延迟数据。

例如，在一些示例中，对于步骤s31，通过仿真工具(例如eda工具)实现对应多个物理分线段和多个物理分节点的时钟延迟数据的仿真。例如，仿真工具包括eda工具。例如，在一些示例中，eda工具采用icc，其中，icc作为synopsys的新一代后端设计工具。当然，此仅仅为示例性的，并不为本公开的限制。

例如，在一些示例中，对于步骤s31，eda工具与starrc工具等紧密配合，用以实现精确的签核驱动设计优化，其中，通过starrc工具抽取得到寄生电阻数据与寄生电容数据，每个物理分线段分别具有自己的寄生电阻和寄生电容，每个物理分节点分别具有自己的寄生电阻和寄生电容。

例如，在一些示例中，通过starrc工具从图3所示的物理拓扑结构(即经过物理走线划分形成的物理拓扑结构)分别抽取物理分线段和物理分节点的寄生电阻r和寄生电容c。当然，本公开的实施例对寄生电阻数据与寄生电容数据的抽取方式不作限制，在此不做赘述。

例如，在一些示例中，对于步骤s32，不同的激励包括：基于不同的信号转换时间(transitiontime)情况下，从低电平到高电平的输入信号，或者，基于不同的信号转换时间情况下，从高电平到低电平的输入信号。

例如，在一些示例中，对于步骤s32，通过仿真工具读入逻辑连线数据、物理连接关系数据和寄生参数数据，用以后续仿真产生相应的时钟延迟数据。

例如，关于时钟延迟数据的含义，示例如下：对于图3所示的物理分线段100而言，当目标时钟驱动单元403的输出从低电平到高电平，且在信号转换时间为20ps情况下，经过eda仿真后在物理分线段100上产生的延迟为1ps，这意味着仿真产生的对应物理分线段100的时钟延迟数据为1ps。当然，此仅仅为示例性的，以利于理解本公开的实施例，并不为本公开的限制。

图6为本公开一些实施例提供的一种通过移除由共同物理路径产生的过度悲观量以获取时钟路径结构的时钟延迟数据的流程图。

例如，如图6所示，对于步骤s4，基于共同物理分线段和共同物理分节点的时钟延迟数据，移除由共同物理路径产生的过度悲观量，以获取时钟路径结构的时钟延迟数据，具体包括步骤s41～步骤s44。

步骤s41、获取逻辑连线数据、物理连接关系数据和仿真产生的分别对应多个物理分线段和多个物理分节点的时钟延迟数据。

步骤s42、根据不同的激励，基于逻辑连线数据和物理连接关系数据，利用共同物理分线段和共同物理分节点的时钟延迟数据计算得到对应于共同物理路径的时钟延迟数据。

步骤s43、基于对应于共同物理路径的时钟延迟数据，获取过度悲观量p。

步骤s44、通过移除过度悲观量p，以获取时钟路径结构的时钟延迟数据。

例如，在一些示例中，对于步骤s41，通过时序计算工具读入逻辑连线数据、物理连接关系数据和仿真产生的时钟延迟数据，用以后续移除由共同物理路径产生的过度悲观量p。例如，时序计算工具为primetime工具，其中，icc也与primetime工具紧密配合，用以实现精确的签核驱动设计优化。

例如，在一些示例中，对于步骤s44，过度悲观量p是指发射路径和接受路径分别采用不同的增减因子去计算路径延迟时，并在这两个路径拥有对应的共同物理路径的时候，由于采用不同的增减因子而导致的偏差，其中，接受路径为目标时钟驱动单元与至少两个目标时钟终点单元中的第一个之间的至少一部分的时钟互连线，发射路径为目标时钟驱动单元与至少两个目标时钟终点单元中的第二个之间的至少一部分的时钟互连线。

例如，当计算时钟路径结构的时钟延迟数据的时候，目标时钟驱动单元403分别到目标时钟终点单元501和502之间的路径为发射路径和接受路径，由于发射路径和接受路径分别采用不同的增减因子导致这两条路径的共同物理路径的物理分线段100和物理分节点200、201产生偏差，进而产生了过度悲观量p。当然，此仅仅为示例性的，以利于理解本公开的实施例，并不为本公开的限制，其他可能存在的情况在此不再赘述。

图7为本公开一些实施例提供的一种利用共同物理分线段和共同物理分节点的时钟延迟数据计算对应于共同物理路径的时钟延迟数据的流程图。

例如，如图7所示，对于步骤s42，利用共同物理分线段和共同物理分节点的时钟延迟数据计算得到对应于共同物理路径的时钟延迟数据，包括步骤s421～步骤s423。

步骤s421、将对应于共同物理路径的每个共同物理分线段的时钟延迟数据与对应的增减因子相乘得到第一时钟延迟结果d1。

步骤s422、将对应于共同物理路径的每个共同物理分节点的时钟延迟数据与对应的增减因子相乘得到第二时钟延迟结果d2。

步骤s423、将每个第一时钟延迟结果d1和每个第二时钟延迟结果d2进行求和，得到对应于共同物理路径的时钟延迟数据dx。

例如，在一些示例中，当共同物理路径为图3所示的共同物理路径100a，对应于共同物理路径100a的共同物理分线段为100以及共同物理分节点为200与201，若共同物理分线段100和共同物理分节点为200与201采用的增减因子分别为d1、d2、d3，比如仿真产生的对应于100、200、201的时钟延迟数据分别为3ps、2ps和1ps，那么对应于共同物理路径100a的时钟延迟数据等于：3ps*d1+2ps*d2+1ps*d3，其中，第一时钟延迟结果为3ps*d1，第二时钟延迟结果分别为2ps*d2和1ps*d3。

例如，在一些示例中，增减因子d1、d2、d3相互之间可以相同，比如单独地对于接受路径上拥有的共同物理路径100a，所有的共同物理分线段和共同物理分节点的增减因子可以一样，即d1＝d2＝d3＝d，那么，上述对应于共同物理路径100a的时钟延迟数据等于(3ps+2ps+1ps)*d。当然，在特定的情况下，增减因子d1、d2、d3相互之间也可以不相同，本公开的实施例对此不做限制，具体需要根据实际情况进行确定，在此不再赘述。

图8为本公开又一些实施例提供的一种利用共同物理分线段和共同物理分节点的时钟延迟数据计算对应于共同物理路径的时钟延迟数据的流程图。

例如，如图8所示，对于步骤s42，利用共同物理分线段和共同物理分节点的时钟延迟数据计算得到对应于共同物理路径的时钟延迟数据，具体包括步骤s4201和步骤s4202。

步骤s4201、通过将对应于共同物理路径的每个共同物理分线段的时钟延迟数据与用于接受路径时对应的增减因子相乘得到的每个第三时钟延迟结果d3，与将对应于共同物理路径的每个共同物理分节点的时钟延迟数据与用于接受路径时对应的增减因子相乘得到的每个第四时钟延迟结果d4进行求和，得到第一时钟延迟数据d01，其中，第一时钟延迟数据d01，表示用于接受路径时对应共同物理路径的时钟延迟数据。

步骤s4202、通过将对应于共同物理路径的每个共同物理分线段的时钟延迟数据与用于发射路径时对应的增减因子相乘得到的每个第五时钟延迟结果d5，与将对应于共同物理路径的每个共同物理分节点的时钟延迟数据与用于发射路径时对应的增减因子相乘得到的每个第六时钟延迟结果d6进行求和，得到第二时钟延迟数据d02，其中，第二时钟延迟数据d02，表示用于发射路径时对应共同物理路径的时钟延迟数据。

值得注意的是，这里的步骤s4201和步骤s4202无前后顺序之分，例如步骤先后顺序可以是步骤s4201到步骤s4202，也可以是步骤s4202到步骤s4201，还可以是同时处理这两个步骤，本公开的实施例对此不作限制。

例如，在图7和图8示例中，关于对应于共同物理路径的每个共同物理分线段和每个共同物理分节点，用于接受路径时对应的增减因子均相同，和/或，关于对应于共同物理路径的每个共同物理分线段和每个共同物理分节点，用于发射路径时对应的增减因子均相同。

又例如，在图7和图8示例中，关于对应于共同物理路径的每个共同物理分线段和每个共同物理分节点中的至少两个，用于接受路径时对应的增减因子可以不相同，和/或，关于对应于共同物理路径的每个共同物理分线段和每个共同物理分节点中的至少两个，用于发射路径时对应的增减因子可以不相同。本公开的实施例对此不作限制，具体可以根据实际需要进行调整，在此不再赘述。

例如，在一些示例中，当共同物理路径为图3所示的共同物理路径100a，对应于共同物理路径100a的共同物理分线段为100以及共同物理分节点为200与201，若共同物理分线段100和共同物理分节点200、201在用于发射路径时采用的增减因子均相等，例如记为d，再比如仿真产生的对应于100、200、201的时钟延迟数据分别为3ps、2ps和1ps，那么第二时钟延迟数据d02等于(2ps+3ps+1ps)*d。同样地，若共同物理分线段100和共同物理分节点200、201在用于接受路径时采用的增减因子均相等，例如记为d’，再比如仿真产生的对应于100、200、201的时钟延迟数据分别为3ps、2ps和1ps，那么第一时钟延迟数据d01等于(2ps+3ps+1ps)*d’。当然，此仅仅为示例性的，以利于理解本公开的实施例，并不为本公开的限制，其他可能存在的情况在此不再赘述。

例如，在一些示例中，对于步骤s43，基于对应于共同物理路径的时钟延迟数据，获取过度悲观量p，具体包括：将第一时钟延迟数据d01和第二时钟延迟数据d02相减得到的差值作为对应于共同物理路径的过度悲观量p。

图9为本公开又一些实施例提供的一种通过移除过度悲观量以获取时钟路径结构的时钟延迟数据的流程图。

例如，如图9所示，对于步骤s44，通过移除过度悲观量p，以获取时钟路径结构a100的时钟延迟数据dy，具体包括步骤s441和步骤s442。

步骤s441、获取接受路径的第三时钟延迟数据d03和发射路径的第四时钟延迟数据d04。

步骤s442、将时钟路径结构的时钟延迟数据dy配置为等于：第三时钟延迟数据d03-(第四时钟延迟数据d04-过度悲观量p)。

例如，在一些示例中，通过将对应接受路径的每个物理分线段的时钟延迟数据与用于接受路径时对应的增减因子相乘得到的每个第七时钟延迟结果d7，与将对应接受路径的每个物理分节点的时钟延迟数据与用于接受路径时对应的增减因子相乘得到的每个第八时钟延迟结果d8进行求和，得到接受路径的第三时钟延迟数据d03；类似地，通过将对应发射路径的每个物理分线段的时钟延迟数据与用于发射路径时对应的增减因子相乘得到的每个第九时钟延迟结果d9，与将对应发射路径的每个物理分节点的时钟延迟数据与用于发射路径时对应的增减因子相乘得到的每个第十时钟延迟结果d10进行求和，得到发射路径的第四时钟延迟数据d04。

例如，在一些示例中，对于图3中目标时钟驱动单元403到目标时钟终点单元501之间的发射路径的第四时钟延迟数据d04等于经过物理分节点200、物理分线段100、物理分节点201、物理分线段101和物理分节点202的物理走线的总延迟，其中，若200、100、201、101、202采用的增减因子分别为d1、d2、d3、d4、d5，再比如仿真产生的对应于200、100、201、101、202的时钟延迟数据分别为2ps、3ps、1ps、4ps、3.5ps，则d04等于2ps*d1+3ps*d2+1ps*d3+4ps*d4+3.5ps*d5，其中，第九时钟延迟结果d9分别为3ps*d2和4ps*d4，第十时钟延迟结果d10分别为2ps*d1、1ps*d3和3.5ps*d5。

例如，在一些示例中，对于图3中目标时钟驱动单元403到目标时钟终点单元502之间的接受路径的第三时钟延迟数据d03等于经过物理分节点200、物理分线段100、物理分节点201、物理分线段102、物理分节点203、物理分线段103、物理分节点204的物理走线的总延迟，其中，若200、100、201、102、203、103、204采用的增减因子分别为d1’、d2’、d3’、d4’、d5’、d6’、d7’，再比如仿真产生的对应于200、100、201、102、203、103、204的时钟延迟数据分别为2ps、3ps、1ps、4.2ps、3.2ps、4.5ps、3.5ps，则d03等于2ps*d1’+3ps*d2’+1ps*d3’+4.2ps*d4’+3.2ps*d5’+4.5ps*d6’+3.5ps*d7’，其中，第七时钟延迟结果d7分别为3ps*d2’、4.2ps*d4’和4.5ps*d6’，第八时钟延迟结果d8分别为2ps*d1’、1ps*d3’、3.2ps*d5’和3.5ps*d7’。

需要说明的是，用于发射路径的增减因子d1、d2、d3、d4、d5相互之间可以相同，也可以不相同，类似地，用于接受路径的增减因子的d1’、d2’、d3’、d4’、d5’、d6’、d7’相互之间可以相同，也可以不相同，具体参照上文描述，在此不再赘述。

例如，在一些示例中，若用于发射路径的增减因子d1、d2、d3、d4、d5相同时，即d1＝d2＝d3＝d4＝d5＝d，若d＝1.1，那么发射路径的第四时钟延迟数据d04等于(2ps+3ps+1ps+4ps+3.5ps)*1.1＝14.85ps，同样地，若用于接受路径的增减因子d1’、d2’、d3’、d4’、d5’、d6’、d7’相同时，即d1’＝d2’＝d3’＝d4’＝d5’＝d6’＝d7’＝d’，若d’＝0.9，那么接受路径的第三时钟延迟数据d03等于(2ps+3ps+1ps+4.2ps+3.2ps+4.5ps+3.5ps)*0.9＝19.26ps，根据上述对应于共同物理路径的过度悲观量的计算方法可得过度悲观量p等于(3ps+2ps+1ps)*1.1-(3ps+2ps+1ps)*0.9＝1.2ps，最终时钟延迟数据dy＝19.26ps-(14.85ps-1.2ps)＝5.61ps。当然，此仅仅为示例性的，以利于理解本公开的实施例，并不为本公开的限制，其他可能存在的情况在此不再赘述。

由此，本公开的实施例可以避免第一时钟终点单元501和第三时钟终点单元503存在的共同物理路径因采用不同增减因子而导致的过度悲观量p，也能避免第二时钟终点单元502和第三时钟终点单元503存在的共同物理路径因采用不同增减因子而导致的过度悲观量p，还能避免第一时钟终点单元501和第二时钟终点单元502存在的共同物理路径因采用不同增减因子而导致的过度悲观量p。

本公开上述实施例的时序分析方法，通过时钟互连线的物理走线划分获取对应的物理分线段和物理分节点，在计算时序的时候，将共同物理路径对应的物理分线段和物理分节点因采用不同的增减因此而导致的延迟偏差移除掉，以减少时钟偏差，提高时序收敛的准确性，降低功耗，提高芯片的性能。

图10为本公开一些实施例提供的一种基于物理走线划分的时序分析装置的示意框图。

例如，如图10所示，时序分析装置600包括接收模块610、物理走线划分模块620、仿真模块630和时序计算模块640。接收模块610配置为：基于用于集成电路设计的门级网表获取待分析的时钟路径结构，其中，时钟路径结构包括时钟互连线以及通过时钟互连线连接的目标时钟驱动单元和至少两个目标时钟终点单元。物理走线划分模块620配置为：对时钟互连线进行物理走线划分，得到多个物理分节点和由多个物理分节点间隔开的多个物理分线段，以获取目标时钟驱动单元和至少两个目标时钟终点单元之间的物理连接关系数据，其中，多个物理分线段和多个物理分节点分别包括对应于至少两个目标时钟终点单元的共同物理路径的共同物理分线段和共同物理分节点。仿真模块630配置为：基于物理连接关系数据以及门级网表包括的逻辑连线数据，通过仿真产生分别对应多个物理分线段和多个物理分节点的时钟延迟数据。时序计算模块640配置为：基于共同物理分线段和共同物理分节点的时钟延迟数据，移除由共同物理路径产生的过度悲观量，以获取时钟路径结构的时钟延迟数据。

例如，在一些示例中，目标时钟驱动单元包括：串连和/或并联的多个时钟驱动单元中的一个或多个时钟驱动单元，具体可参照上述时序分析方法的描述，这里不再赘述。

例如，在一些示例中，仿真模块630还被配置为：分别抽取多个物理分线段的寄生电阻数据与寄生电容数据，以及多个物理分节点的寄生电阻数据与寄生电容数据，得到寄生参数数据；基于逻辑连线数据、物理连接关系数据和寄生参数数据，在不同的激励下，仿真产生分别对应多个物理分线段和多个物理分节点的时钟延迟数据。

例如，在一些示例中，不同的激励包括：基于不同的信号转换时间时，从低电平到高电平的输入信号，或者，基于不同的信号转换时间时，从高电平到低电平的输入信号。

例如，在一些示例中，仿真模块630包括eda工具。当然，此仅仅为示例性的，并不为本公开的限制。

例如，在一些示例中，时序计算模块640还被配置为：获取逻辑连线数据、物理连接关系数据和仿真产生的分别对应多个物理分线段和多个物理分节点的时钟延迟数据；根据不同的激励，基于逻辑连线数据和物理连接关系数据，利用共同物理分线段和共同物理分节点的时钟延迟数据计算得到对应于共同物理路径的时钟延迟数据；基于对应于共同物理路径的时钟延迟数据，获取过度悲观量p；通过移除过度悲观量p，以获取时钟路径结构的时钟延迟数据。

例如，时序计算模块640包括primetime工具，其中，icc也与primetime工具紧密配合，用以实现精确的签核驱动设计优化。

例如，在一些示例中，时序计算模块640还被配置为：将对应于共同物理路径的每个共同物理分线段的时钟延迟数据与对应的增减因子相乘得到第一时钟延迟结果d1；将对应于共同物理路径的每个共同物理分节点的时钟延迟数据与对应的增减因子相乘得到第二时钟延迟结果d2；将每个第一时钟延迟结果d1和每个第二时钟延迟结果d2进行求和，得到对应于共同物理路径的时钟延迟数据。

例如，在一些示例中，时序计算模块640还被配置为：通过将对应于共同物理路径的每个共同物理分线段的时钟延迟数据与用于接受路径时对应的增减因子相乘得到的每个第三时钟延迟结果d3，与将对应于共同物理路径的每个共同物理分节点的时钟延迟数据与用于接受路径时对应的增减因子相乘得到的每个第四时钟延迟结果d4进行求和，得到第一时钟延迟数据d01，其中，第一时钟延迟数据d01，表示用于接受路径时对应共同物理路径的时钟延迟数据，接受路径为目标时钟驱动单元与至少两个目标时钟终点单元中的第一个之间的至少一部分的时钟互连线；通过将对应于共同物理路径的每个共同物理分线段的时钟延迟数据与用于发射路径时对应的增减因子相乘得到的每个第五时钟延迟结果d5，与将对应于共同物理路径的每个共同物理分节点的时钟延迟数据与用于发射路径时对应的增减因子相乘得到的每个第六时钟延迟结果d6进行求和，得到第二时钟延迟数据d02，其中，第二时钟延迟数据d02，表示用于发射路径时对应共同物理路径的时钟延迟数据，发射路径为目标时钟驱动单元与至少两个目标时钟终点单元中的第二个之间的至少一部分的时钟互连线。

例如，在一些示例中，对于对应于共同物理路径的每个共同物理分线段和每个共同物理分节点，用于接受路径时对应的增减因子均相同；和/或，对于对应于共同物理路径的每个共同物理分线段和每个共同物理分节点，用于发射路径时对应的增减因子均相同，本公开的实施例对此不作限制。

例如，在一些示例中，时序计算模块640还被配置为：将第一时钟延迟数据d01和第二时钟延迟数据d02相减得到的差值作为对应于共同物理路径的过度悲观量p。

例如，在一些示例中，时序计算模块640还被配置为：获取接受路径的第三时钟延迟数据d03和发射路径的第四时钟延迟数据d04；将时钟路径结构的时钟延迟数据配置为等于：第三时钟延迟数据d03-(第四时钟延迟数据d04-过度悲观量p)。例如，通过将对应接受路径的每个物理分线段的时钟延迟数据与用于接受路径时对应的增减因子相乘得到的每个第七时钟延迟结果d7，与将对应接受路径的每个物理分节点的时钟延迟数据与用于接受路径时对应的增减因子相乘得到的每个第八时钟延迟结果d8进行求和，得到接受路径的第三时钟延迟数据d03；通过将对应发射路径的每个物理分线段的时钟延迟数据与用于发射路径时对应的增减因子相乘得到的每个第九时钟延迟结果d9，与将对应发射路径的每个物理分节点的时钟延迟数据与用于发射路径时对应的增减因子相乘得到的每个第十时钟延迟结果d10进行求和，得到发射路径的第四时钟延迟数据d04。

例如，在一些示例中，对于对应接受路径的每个物理分线段和每个物理分节点，用于接受路径时对应的增减因子均相同；和/或，对于对应发射路径的每个物理分线段和每个物理分节点，用于发射路径时对应的增减因子均相同，本公开的实施例对此不作限制。

需要注意的是，在本公开的实施例中，该时序分析装置600可以包括更多或更少的模块，并且各个模块之间的连接关系不受限制，可以根据实际需求而定。各个模块的具体构成方式不受限制。关于时序分析装置600的技术效果可以参考本公开上述实施例中关于时序分析方法的技术效果，这里不再赘述。

以上实施例中的各个模块可被分别配置为执行特定功能的软件、硬件、固件或上述项的任意组合。例如，这些模块可对应于专用的集成电路，也可对应于纯粹的软件代码，还可对应于软件与硬件相结合的模块。

需要说明的是，尽管以上在描述时序分析装置时将其划分为用于分别执行相应处理的模块，然而，本领域技术人员清楚的是，各模块执行的处理也可以在时序分析装置不进行任何具体模块划分或者各模块之间并无明确划界的情况下执行。

例如，在一些示例中，本公开的实施例的时序分析方法可被记录在计算机可读记录介质中。具体地，本公开的实施例可提供一种存储有计算机可执行指令的计算机可读记录介质，当计算机可执行指令被该计算机的处理器执行时，可促使该计算机处理器执行如上所述的时序分析方法。计算机可读记录介质的示例可包括磁介质(例如硬盘、软盘和磁带)；光学介质(例如cd-rom和dvd)；磁光介质(例如光盘)；以及特别配制用于存储并执行程序指令的硬件装置(例如只读存储器rom)、随机存取存储器(ram)、闪存等)。

图11本公开一些实施例提供的一种电子设备的示意框图。

例如，如图11所示，本公开至少一实施例还可提供一种电子设备700，该电子设备700包括处理器710和存储器720。存储器720用于存储非暂时性计算机可读指令(例如一个或多个计算机程序模块)，处理器710用于运行非暂时性计算机可读指令，非暂时性计算机可读指令被处理器710运行时可以执行上文的时序分析方法中的一个或多个步骤。需要说明的是，本公开的实施例中，电子设备700的具体功能和技术效果可以参考上文中关于时序分析方法的描述，此处不再赘述。

有以下几点需要说明：

(1)本公开实施例附图只涉及到本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。