一种多路可调同源时钟的实现方法与流程

1.本发明涉及数字时钟链路领域，特别涉及到一种多路可调同源时钟的实现方法。


背景技术：

2.现有技术中，使用晶振和时钟buffer芯片产生同源时钟，所产生同源时钟的最大路数受限于单片时钟buffer芯片的输出路数。当所需同源时钟的数量多于时钟buffer芯片的输出路数时，无法实现同源时钟输出。面对单片时钟buffer芯片输出同源时钟数量不满足所需同源时钟数量的问题，成为本领域技术人员需要解决的技术问题。


技术实现要素：

3.鉴于现有技术存在的问题，本发明提供一种多路可调同源时钟的实现方法。本方法通过增加时钟管理芯片后，再连接时钟buffer芯片，可以实现多片时钟buffer芯片输出同源时钟。
4.本发明采取的技术方案是：一种多路可调同源时钟的实现方法是采用时钟管理芯片，使用clockbuilder pro配置软件对时钟管理芯片进行配置，设置好输出频率，并生成.h文件；使用mcu控制芯片将生成的.h配置文件通过i2c通信协议配置时钟管理芯片寄存器，控制时钟管理芯片输出所需要的时钟频率；再经过时钟buffer芯片，得到需求的多路同源差分时钟。
5.所述时钟管理芯片采用型号为si5347a-b-gm芯片u2，同时采用差分晶振g1，差分晶振g1连接si5347a-b-gm芯片u2的in0引脚和in0b引脚，差分晶振g1给si5347a-b-gm芯片u2输入时钟。
6.所述mcu控制芯片u1连接si5347a-b-gm芯片u2的i2c引脚、sclk引脚和sda引脚，实现mcu控制芯片u1在i2c通信协议下对si5347a-b-gm芯片u2的控制。
7.所述时钟buffer芯片采用8片型号均为cdclvd1216芯片u3，si5347a-b-gm芯片u2的输出引脚out0～out7和输出引脚out0b～out7b分别连接8片cdclvd1216芯片u3的输入引脚inp0和输入引脚inn0；为8片cdclvd1216芯片u3提供输入时钟。
8.所述通过mcu控制芯片u1配置si5347a-b-gm芯片u2的对应寄存器，输出八路同源时钟，实现输出路数及输出频率的配置；8片cdclvd1216芯片u3共输出128路同源时钟，即实现128路同源差分时钟输出接口。
9.本发明所产生的有益效果是：（1）使用i2c通信协议控制si5347a-b-gm，绝大多数控制芯片（例如c8051，stm32，zynq等等）都支持i2c通信，实际应用范围广泛。
10.（2）与现有技术相比，最大实现了128路同源时钟，并且输出频率灵活可变。
附图说明
11.图1为本发明的mcu控制芯片以及差分晶振和si5347a-b-gm芯片连接的电原理图；
图2为本发明的si5347a-b-gm芯片和时钟buffer芯片连接的电原理图。
具体实施方式
12.以下结合附图和实施例对本发明作进一步说明：如图1所示，mcu控制芯片u1，对于任何支持i2c通信协议的控制芯片都可使用，本实施例选用型号为stm32f103c8t6tr的mcu控制芯片（其中mcu控制芯片u1上的sclk引脚对应stm32f103c8t6tr芯片上的i2c1-scl引脚；sda引脚对应stm32f103c8t6tr芯片上的i2c1-sda引脚）；用于控制时钟管理芯片(si5347a-b-gm芯片u2）；选用型号为sit9121ai-2d133e19.44t的差分晶振g1，用于产生19.44m的差分时钟。
13.图1中的mcu_vdd给mcu控制芯片u1供电，vdd给时钟管理芯片u2供电，clk_vdd给差分晶振g1供电。时钟管理芯片u2的sclk引脚和sda引脚连接到mcu控制芯片u1的sclk引脚和sda引脚，并分别连接上拉电阻r1上拉电阻、r2到vdd。将时钟管理芯片u2的i2c_scl引脚连接电阻r3上拉到vdd，从而将时钟管理芯片u2配置为i2c通信模式。差分晶振g1的out+引脚和out-引脚分别连接到时钟管理芯片u2的in0引脚和in0b引脚。
14.如图2所示，图中为时钟管理芯片u2（si5347a-b-gm），时钟buffer芯片u3（cdclvd1216）共8片，分别表示为b1至b8。
15.si5347a-b-gm芯片u2的out0引脚、out0b引脚分别连接到第一片cdclvd1216芯片b1的inp0引脚和inn0引脚。
16.si5347a-b-gm芯片u2的out1引脚、out1b引脚分别连接到第二片cdclvd1216芯片b2的inp0引脚和inn0引脚。
17.si5347a-b-gm芯片u2的out2引脚、out2b引脚分别连接到第三片cdclvd1216芯片b3的inp0引脚和inn0引脚。
18.si5347a-b-gm芯片u2的out3引脚、out3b引脚分别连接到第四片cdclvd1216芯片b4的inp0引脚和inn0引脚。
19.si5347a-b-gm芯片u2的out4引脚、out4b引脚分别连接到第五片cdclvd1216芯片b5的inp0引脚和inn0引脚。
20.si5347a-b-gm芯片u2的out5引脚、out5b引脚分别连接到第六片cdclvd1216芯片b6的inp0引脚和inn0引脚。
21.si5347a-b-gm芯片u2的out6引脚、out6b引脚分别连接到第七片cdclvd1216芯片b6的inp0引脚和inn0引脚。
22.si5347a-b-gm芯片u2的out7引脚、out7b引脚分别连接到第八片cdclvd1216芯片b8的inp0引脚和inn0引脚。
23.8片cdclvds1216芯片b1～b8，每一片都可以输出十六路差分时钟。共输出128路差分时钟。
24.按照图1和图2完成各器件之间的连接后，使用clockbuilder pro配置软件对si5347a-b-gm芯片u2进行配置，设置好输出频率，并生成.h文件。使用mcu控制芯片u1将生成的.h配置文件通过i2c通信协议配置时钟管理芯片u2的寄存器，控制si5347a-b-gm芯片u2的out0、out0b～out7、out7b引脚输出所需要的时钟频率。
25.通过mcu控制芯片u1配置si5347a-b-gm芯片u2的对应寄存器，输出八路同源时钟，
实现输出路数及输出频率的配置；再经过8片cdclvds1216芯片实现1路时钟输入到16路时钟输出的功能后，得到需求的128路同源差分时钟。以此实现128路同源并且可以调整频率的差分时钟。
26.综上所述仅为本发明的具体实施方式，设计人员可以根据上述实例的启示在不偏离技术方案下进行优化或改进。


技术特征：
1.一种多路可调同源时钟的实现方法，其特征在于，所述实现方法是采用时钟管理芯片，使用clockbuilder pro配置软件对时钟管理芯片进行配置，设置好输出频率，并生成.h文件；使用mcu控制芯片将生成的.h配置文件通过i2c通信协议配置时钟管理芯片寄存器，控制时钟管理芯片输出所需要的时钟频率；再经过时钟buffer芯片，得到需求的多路同源差分时钟。2.根据权利要求1所述的一种多路可调同源时钟的实现方法，其特征在于，所述时钟管理芯片采用型号为si5347a-b-gm芯片u2，同时采用差分晶振g1，差分晶振g1连接si5347a-b-gm芯片u2的in0引脚和in0b引脚，差分晶振g1给si5347a-b-gm芯片u2输入时钟。3.根据权利要求2所述的一种多路可调同源时钟的实现方法，其特征在于，mcu控制芯片u1连接si5347a-b-gm芯片u2的i2c引脚、sclk引脚和sda引脚，实现mcu控制芯片u1在i2c通信协议下对si5347a-b-gm芯片u2的控制。4.根据权利要求1或权利要求2所述的一种多路可调同源时钟的实现方法，其特征在于，时钟buffer芯片采用8片型号均为cdclvd1216芯片u3，si5347a-b-gm芯片u2的输出引脚out0～out7和输出引脚out0b～out7b分别连接8片cdclvd1216芯片u3的输入引脚inp0和输入引脚inn0；为8片cdclvd1216芯片u3提供输入时钟。5.根据权利要求4所述的一种多路可调同源时钟的实现方法，其特征在于，通过mcu控制芯片u1配置si5347a-b-gm芯片u2的对应寄存器，输出八路同源时钟，实现输出路数及输出频率的配置；8片cdclvd1216芯片u3共输出128路同源时钟，即实现128路同源差分时钟输出接口。

技术总结
本发明公开了一种多路可调同源时钟的实现方法。该方法采用时钟管理芯片，使用ClockBuilder Pro配置软件对时钟管理芯片进行配置，设置好输出频率，并生成.h文件；使用MCU控制芯片将生成的.h配置文件通过I2C通信协议配置时钟管理芯片寄存器，控制时钟管理芯片输出所需要的时钟频率；再经过时钟BUFFER芯片，得到需求的多路同源差分时钟。使用I2C通信协议控制SI5347A-B-GM芯片，绝大多数MCU控制芯片都支持I2C通信，实际应用范围广泛。与现有技术相比，最大实现了128路同源时钟，并且输出频率灵活可变。频率灵活可变。频率灵活可变。


技术研发人员：秦展 石斌 晋巧玲 杨纯璞 孙静
受保护的技术使用者：天津光电通信技术有限公司
技术研发日：2021.12.21
技术公布日：2022/5/10