专利名称：雷达图卡的制作方法
技术领域：
本发明涉及一种适于对雷达的触发脉冲、视频图像以及天线的旋转、府仰运动状态等多种事件进行实时处理，并送入计算机的雷达图卡，属计图像处理接口技术。
雷达信息的处理和对策，主要依赖于雷达视频图像(包括地物、目标、噪声、干扰等)的波形特征、方位、距离、高度及其天线运动状态等的现场等信息，因此雷达信息获取是雷达系统，特别是那些非智能雷达系统的一个非常重要问题。关于这个问题，目前国内外大都采用数据存储、记录器记录等传统方法解决。传统方法的缺点是1、不能进行实时处理；2、不能快速重建任意时刻的现场；3、存储、记录的资料不全，特别是天线的运动状态很难记录。
本发明的目的在于按计算机槽口定义，设计一种直插式雷达图卡，该图卡以触发脉冲为时间标准，对雷达的触发脉冲、视频图像以及天线的旋转、俯仰运动状态等多种事件逐行归一处理，并通过内存殃射送入计算机，使那些即使是普通的雷达，也可以应用计算机实时处理其视频图像，乃至配置智能系统。
本发明的目的可以通过下述方案实现。
如雷达图卡原理图(图1)所示，本发明由行存体单元[2]联接信号逐行归一单元[1]、译码单元[3]等组成。信号逐行归一单元[1]由光电耦合器TLP521-2(IC1)、6N135(IC13)、门电路芯片74LS125(IC2)、74LS126(IC7)、74LS04(IC21-1、2、3)、运放芯片LM318(IC20、26、29)、A/D转换器芯片DAC0800(IC25、30)、稳压管LM336-5(D2～D4)、模拟开关芯片LF13201(IC11)、单稳态芯片74LS121(IC3、6、10、12、14)、计数器芯片74LS90(IC4、5、15、17、18、19、22、23、24)、74LS92(IC27、28)、三极管3DG237(BG1)、3CG307(BG2)、二极管IN4148(D1)、触发器芯片74LS72(IC8)、74LS74(IC9)、锁相环芯片MCHF4046(IC16)、以及电位器(W1～W4)、电阻器(R1～R39)、电容器(C1～C18)、插座CT1～CT7等组成，其中TLP521-2(IC1)之联接是，其第5、7脚接地、其第1、3脚分别经电阻器(R1、5)接电源Vcc2、其第6、8脚分别经电阻器(R2、6)接电源Vcc1、其第2、4脚分别接外壳联地的插座CT1、CT2的芯子；6N135(IC13)之联接是，其第5脚接地、其第6、7脚分别经电阻器(R17、40)接电源Vcc1、其第2脚经电阻器(R16)接Vcc2、其第3脚接外壳联地的插座CT3的芯子；74LS125(IC2)之联接是，其第1、4、10脚接地、其第2、5脚和第9脚分别接TLP521-2(IC1)的第6、8脚和6N135(IC13)的第6脚；LM318(IC20)之联接是，其第3脚对地接电阻器(R24)、其第2脚接电阻器(R21、22、23、25)，电阻器(R21)的另一端接外壳联地的插座CT4的芯子，电阻器(R22)的另一端接DAC0800(IC25)的第4脚，电阻(R23)的另一端接地、其第6脚接电阻器(R25)的另一端；DAC0800(IC25)之联接是，其第1、2脚接地、其第15脚对地接电阻器(R27)、其第3、13脚分别对地接电容器(C14、13)的同时，第3脚还对其第16脚接电容器(C15)、其第14脚同时与电阻器(R26)、电位器(W3)的第1端以及LM336-5·0(D3)的正极相联接，电阻器(R26)的另一端接电源Vcc3，电位器(W3)的第2端接LM336-5·0(D3)的调节端，电位器(W3)的第3端和LM336-5·0(D3)的负极接地、其第5～12脚依次分别接插座CT5的第1～8脚，插座CT5的第9、10脚接地；LM318(IC29)之联接是，其第3脚对地接电阻器(R36)、其第2脚接电阻器(R33、34、35、37)，电阻器(R33)的另一端接外壳联地的插座CT4的芯子，电阻器(R34)的另一端接DAC0800(IC25)的第4脚，电阻(R35)的另一端接地、其第6脚接电阻器(R37)的另一端；DAC0800(IC30)之联接是，其第1、2脚接地、其第15脚对地接电阻(R39)、其第3、13脚分别对地接电容器(C17、16)的同时，第3脚还对其第16脚接电容器(C18)、其第14脚同时与电阻器(R38)、电位器(W4)的第1端以及LM336-5·0(D4)的正极相联接，电阻器(R38)的另一端接电源Vcc3，电位器(W4)的第2端接LM336-5·0(D4)的调节端，电位器(W4)的第3端和LM336-5·0(D4)的负极接地、其第5～12脚依次分别接插座CT7的第1～8脚，插座CT7的第9、10脚接地；LF13201(IC11)之联接是，其第2、7脚分别接LM318(IC20、29)的第6脚、其第1脚接74LS04(IC21)的第1脚和74L72(IC8)的第6脚、其第8脚接74LS04(IC21)的第2脚、其第9脚接74LS74(IC9)的第5脚、其第16脚接电阻器(R8)和74LS126(IC7)的第3脚、其第17脚和电阻器(R8)的另一端并联对地接电阻器(R9)；74LS121(IC3)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R3)、其第10脚接电容器(C1)、其第11脚接电阻器(R3)和电容器(C1)二元件的另一端、其第5脚接74LS125(IC2)的第3脚和74LS74(IC9)的第4脚、其第6脚接74LS90(IC4)的第1脚和74LS121(IC10)的第5脚；74LS90(IC4、5)之联接是，除各自的第3、5、7脚并联、各自的第2、6、10脚并联接地之外、这2个芯片中，其IC4的第11脚接IC5的第1脚；74LS121(IC6)之联接是，其第7脚接地、其第3、14脚并联后接电阻器(R4)、其第10脚接电容器(C2)、其第11脚接电阻器(R4)和电容器(C2)二元件的另一端；74LS126(IC7)之联接是，其第7脚接地、其第1、4脚和74LS121(IC12)的第6脚并联对地接电阻器(R12)、其第5脚接74LS121(IC6)的第6脚、其第6脚接74L72(IC8)的第12脚、其第2脚接74LS121(IC10)的第6脚；74L72(IC8)之联接是，其第7脚接地、其第3、4、5、9、10、11、13、14脚并联；3DG237(BG1)之联接是，其发射极和74LS121(IC6)的第4脚并联对地接电阻器(R10)、其集电极和电容器(C4)的正极接电源Vcc1、其基极与电容器(C4)的负极以及IN4148(D1)的负极并联对地接电阻器(R11)，IN4148(D1)的正极经电容器(C5)接74L72(IC8)的第8脚；3CG307(BG2)之联接是，其集电极和74L72(IC8)的第2脚并联对地接电阻器(R14)、其发射极和电容器(C7)的正极接电源Vcc1、其基极和电容器(C7)的负极并联对地接电阻(R15)；74LS74(IC9)之联接是，其第7脚接地、其第3脚接74LS125(IC2)的第6脚；74LS121(IC10)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R7)、其第10脚接电容器(C3)、其第11脚接电阻器(R7)和电容器(C3)二元件的另一端；74LS121(IC14)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R18)、其第10脚接电容器(C8)、其第11脚接电阻器(R18)和电容器(C8)二元件的另一端、其第5脚接74LS125(IC2)的第8脚、其第6脚接74LS90(IC15)的第14脚之后，接至行存体[2]中的74LS121(IC31)的第5脚；74LS90(IC15)之联接是，其第3、5、7脚并联、其第2、6、10脚接地、其第12脚接MCHF4046(IC16)的第14脚；MCHF4046(IC16)之联接是，其第5、8脚接地、其第16脚接电容器(C12)的正极和电容器(C11)，电容器(C12)的负极和电容器(C11)的另一端接地、其第6、7脚之间接电容器(C10)、其第13脚接电阻器(R19)、其第9脚和电阻器(R19)的另一端并联对地接电容器(C9)、其第11脚接电位器(W1)的第1端，电位器(W1)的第2、3端接地、其第10脚同时与电阻器(R20)、LM336-5·0(D2)的正极以及电位器(W2)的第1端相联接，电阻器(R20)的另一端接电源Vcc3，LM336-5·0(D2)的调节端接电位器(W2)的第2端，LM336-5·0(D2)的负端和电阻位器(W2)的第3端接地；74LS04(IC21)之联接是，其第3脚接地、其第3、5脚并联接MCHF(IC4046)的第4脚、其第4、6脚分别接74LS90(IC22)和74LS92(IC27)的第1脚；74LS90(IC17、18、19、22、23、24)之联接是，除各自的第2、6、10脚并联接地、各自的第3、5、7脚并以及各自的第11、14脚并联之外，这6个芯片中，IC22的第12脚接IC23的第1脚、IC23的第12脚接IC24的第1脚、IC24的第12脚接IC19的第1脚、IC19的第12脚接IC18的第14脚、IC18的第12脚接IC17的第14脚和74LS121(IC12)的第5脚、IC17的第12脚接MCHF4046(IC16)的第3脚；74LS121(IC12)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R13)、其第10脚接电容器(C6)、其第11脚接电阻器(R13)和电容器(C6)二元件的另一端；74LS92(IC27)之联接是，其第10脚接地、其第5、6脚并联、其第9脚接74LS92(IC28)的第1脚；72LS92(IC28)之联接是，其第10脚接地、其第5、6脚并联、其第7脚接74LS92(IC27)的第7脚之后，和其第9脚分别接至行存体单元[2]；LM318(IC26)之联接是，其第3脚对地接电阻器(R32)、其第2脚接电阻器(R28～R31)，电阻器(R29、30)的另一端分别接LF13201(IC11)的第3、6脚，电阻器(R28)的另一端接至电阻器(R8、9)和LF13201(IC11)之第17脚的并联点、其第6脚接电阻器(R31)的另一端之后，接至行存体单元[2]中的CA3318CE(IC40)的第16、21脚；插座CT1、CT2通过电缆联接装配在雷达上的光码盘的正、余弦输出口；插座CT3通过电缆联接雷达的触发脉冲输出口；插座CT4、CT5和CT6、CT7分别通过电缆兼容联接雷达的模拟量或数字量的视频、仰角信号输出口；+5V电源Vcc1、+5V数字电源Vcc2、+15V电源Vcc3以及-15V电源Vcc4给各芯片供电。行存体单元[2]由单稳态芯片74LS121(IC31、33、35)、三极管3DG237(BG3)、二极管IN4148(D5、6)、门电路芯片74LS04(IC21-4、5、6)、74LS03(IC32)、74LS126(IC36、42、43)、触发器芯片74LS74(IC34)、计数器芯片74LS93(IC37～IC39)、A/D转换芯片CA3318CE(IC40)、存储器芯片HY6116(IC41)、清0开关(K1)、以及电阻器(R40～R46)、电容器(C19～C33)等组成，其中74LS121(IC31)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R40)、其第10脚接电容器(C19)、其第11脚接电阻器(R40)和电容器(C19)二元件的另一端、其第5脚接至信号逐行归一单元[1]；3DG237(BG3)、1N4148(D5、6)、门电路芯片74LS04(IC21-6)以及K1之联接是，3DG237(BG3)集电极和K1的第1端接电源Vcc1、3DG237(BG3)的基极与IN4148(D5)的负极并联对地接电阻器(R42)，1N4148(D5)的正极对地接电阻器(R41)的同时，经电容器(C20)接74LS121(IC31)的第6脚、3DG237(BG3)的发射极并联74LS93(IC37～39)的第3脚、74LS04(IC21-6)的第13脚和K1的第2端的同时，还并联对地接电阻器(R43)、1N4148(D6)的负极和电容器(C22)、74LS04(IC21-6)的第12脚并联74LS74(IC34)的第1、13脚；74LS04(IC21-4、5)之联接是，其第9脚接第10脚、其第8脚并联74LS30(IC32)的第1、2脚、74LS74(IC34)的第3、11脚以及74LS121(IC35)的第5脚；74LS03(IC32)之联接是，其第7脚接地、其第3、4脚分别接74LS121(IC33)的第5、6脚、其第6脚接HY6116(IC41)的第21脚；74LS121(IC33)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R42)、其第10脚接电容器(C21)、其第11脚接电阻器(R42)和电容器(C21)二元件的另一端；74LS121(IC35)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R45)、其第10脚接电容器(C23)、其第11脚接电阻器(R45)和电容器(C23)二元件的另一端、其第6脚接CA3318(IC40)的第18脚；74LS74(IC34)之联接是，其第7脚接地、其第5脚接第12脚、其第2脚接74LS93(IC39)的第9脚、其第9脚接74LS126(IC36)的第4脚、其第8脚同时接CA3318C(IC40)的第14脚、74LS126(IC36)的第1、9脚以及74LS03(IC32)的第5脚；74LS126(IC36)之联接是，其第7脚接地、其第3、6脚并联接74LS93(IC37)的第14脚、其第2脚接74LS04(IC21-5)的第11脚之后，接至信号逐行归一单元[1]中的74LS92(IC27、28)的第9脚、其第5脚和第8脚分别联接HY6116(IC41)的第20脚和74LS126(IC43)的第11脚之后，接至译码单元[3]；74LS93(IC37)之联接是，其第10脚接地、其第2脚接第5脚、其第1、12脚并联接HY6116(IC41)的第8脚、其第9、8脚分别接HY6116(IC41)的第7、6脚、其第11脚接74LS93(IC38)的第14脚和HY6116(IC41)的第5脚；74LS93(IC38)之联接是，其第10脚接地、其第2脚接第5脚、其第1、12脚并联接YH6116(IC41)的第4脚、其第9、8脚分别接HY6116(IC39)的第3、2脚、其第11脚接74LS93(IC39)的第14脚和HY6116(IC41)的第1脚；74LS93(IC39)之联接是，其第10脚接地、其第2脚接第5脚、其第1、2脚并联接HY6116(IC41)的第23脚；CA3318CE(IC40)之联接是，其第11、15、17、19脚接地、其第10、5、20、23脚依次分别对地接电容器(C28～C31)、其第24脚接电容器(C25)的正极和电容器(C24)，电容器(C25)的负极和电容器(C24)的另一端接地、其第12、13脚并联后接电容器(C26)的正极和电容器(C27)，电容器(C26)的负极和电容器(C27)的另一端接地、其第22脚同时与电阻器(R46)、LM336-5.0(D7)的正极以及电位器(W5)的第1端相联接，电阻器(R46)的另一端接电源Vcc3，LM336-5.0(D7)的调节端接电位器(W5)的第2端，LM336-5.0(D7)的负端和电位器(W5)的第3端接地、其第16、21脚并联之后，接至信号逐行归一单元[1]；HY6116(IC41)之联接是，其第18、19、22脚接地、其第24脚接电容器(C32)的正极和电容器(C33)，电容器(C32)的负极和电容器(C33)的另一端接地、其第9～11、13～17脚分别与CA3318(IC40)的第1～8脚相连之后，再分别接74LS126(IC42)的第2、5、9、12脚和74LS126(IC43)的第2、5、9、12脚；74LS126(IC42、43)之联接是，除其第7脚接地、第1、4、9、12脚全部并联接至译码单元[3]中的74LS04(IC44-6)的第12脚之外，2个芯片中，其IC42的第3、6、8、11脚和IC43的第3、6、8、11脚分别接至译码单元[3]中的插头CT8的A面的第2～9脚；+5V电源VCC1、+5V数字电源Vcc2以及+15V电源Vcc3给各芯片供电。
译码单元[3]由门电路芯片74LS04(IC44)、74LS26(IC45)、74LS30(IC46)、74LS27(IC47)、以及插头CT8等组成，其中74LS04(IC44)之联接是，其第7脚接地、其第1、3脚分别接插头CT8A面的第11、23脚、其第8、11脚分别接74LS27(IC47)的第13、6脚、其第10、13脚并联后接至行存体单元[2]中的74LS126(IC36)的第5脚和HY6116(IC41)的第20脚、其第12脚接至行存体单元[2]；74LS26(IC45)之联接是，其第7脚接地、其第1脚接插头CT8B面第的14脚、其第2、4、5脚分别接插头CT8A面的第24、29、30脚、其第6脚接74LS04(IC44)的第5脚；74LS30(IC46)之联接是，其第7脚接地、其第2、5、6、11、12脚依次分别接插头CT8A面的第22、25～28脚、其第1、3脚分别接74LS04(IC44)的第2、4脚、其第4脚接74LS26(IC45)的第3脚、其第8脚接74LS27(IC47)的第1、4脚；74LS27(IC47)之联接是，其第7脚接地、其第2、3脚并联接74LS04(IC44)的第6脚、其第5脚接插头CT8的A面的第31脚和7 4LS04(IC44-4)的第9脚、其第12脚接至行存体单元[2]中的74LS126(IC36)的第10脚；插头CT8A面的第2～9脚接至行存体单元[2]；插头CT8插入微机的槽口；+5V电源Vcc1给各芯片供电。
本发明的优点在于1、通过逐行归一处理并以内存殃射送入计算机，使计算机能够实时处理雷达的触发脉冲、视频图像以及天线的旋转、俯仰运动状态等多种事件，使那些即使是普通的雷达，也可以应用计算机实时处理其视频图像，乃至配置智能系统；2、通过对归一行的寻址即可快速重现任意时刻的现场，并且给出其地物、正北、目标、干扰等的距离、方位、高度以及波形特征等等信息；3、无制式限制，并且兼容数字量和模拟量的各种雷达。
附图1是雷达图卡原理图，其中[1]---信号逐行归一单元；[2]---行存体单元；[3]---译码单元；A、B、C、D----信号逐行归一单元[1]与行存体单元[2]的联接点；附图2是行存体单元[2]和译码单元[3]的电路图。
实施例根据图1～4的技术方案，设计一种雷达图卡，作为本发明的一个实施例。
如原理图(图1)所示，本实施例由行存体单元[2]联接信号逐行归一单元[1]、译码单元[3]等组成。信号逐行归一单元[1]由光电耦合器TLP521-2(IC1)、6N135(IC13)、门电路芯片74LS125(IC2)、74LS126(IC7)、74LS04(IC21-1、2、3)、运放芯片LM318(IC20、26、29)、A/D转换器芯片DAC0800(IC25、30)、稳压管LM336-5(D2～D4)、模拟开关芯片LF13201(IC11)、单稳态芯片74LS121(IC3、6、10、12、14)、计数器芯片74LS90(IC4、5、15、17、18、19、22、23、24)、74LS92(IC27、28)、三极管3DG237(BG1)、3CG307(BG2)、二极管IN4148(D1)、触发器芯片74LS72(IC8)、74LS74(IC9)、锁相环芯片MCHF4046(IC16)、以及电位器(W1～W4)、电阻器(R1～R39)、电容器(C1～C18)、插座CT1～CT7等组成，其中TLP521-2(IC1)之联接是，其第5、7脚接地、其第1、3脚分别经电阻器(R1、5、)接电源Vcc2、其第6、8脚分别经电阻器(R2、6)接Vcc1、其第2、4脚分别接外壳联地的插座CT1、CT2的芯子；6N135(IC13)之联接是，其第5脚接地、其第6、7脚分别经电阻器(R17、40)接电源Vcc1、其第2脚经电阻器(R16)接电源Vcc2、其第3脚接外壳联地的插座CT3的芯子；74LS125(IC2)之联接是，其第1、4、10脚接地、其第2、5脚和第9脚分别接TLP521-2(IC1)的第6、8脚和6N135(IC13)的第6脚，该芯片74LS125(IC2)的这种联接与上述联接中的TLP521---2(IC1)、6N135(IC13)一起构成光偶整形电路，对所输入的旋转矢量、触发脉冲进行光偶整形处理；LM318(IC20)之联接是，其第3脚对地接电阻器(R24)、其第2脚接电阻器(R21、22、23、25)，电阻器(R21)的另一端接外壳联地的插座CT4的芯子，电阻器(R22)的另一端接DAC0800(IC25)的第4脚，电阻(R23)的另一端接地、其第6脚接电阻器(R25)的另一端；DAC0800(IC25)之联接是，其第1、2脚接地、其第15脚对地接电阻器(R27)、其第3、13脚分别对地接电容器(C14、13)的同时，第3脚还对其第16脚接电容器(C15)、其第14脚同时与电阻器(R26)、电位器(W3)的第1端以及LM336-5·0(D3)的正极相联接，电阻器(R26)的另一端接电源Vcc3，电位器(W3)的第2端接LM336-5·0(D3)的调节端，电位器(W3)的第3端和LM336-5·0(D3)的负极接地、其第5～12脚依次分别接插座CT5的第1～8脚，插座CT5的第9、10脚接地，该芯片DAC0800(IC25)的这种联接与上述联接中的LM318(IC20)一起构成视频电路，兼容处理模拟、数字量视频信号，并从其LM318(IC20)的第6脚输出；LM318(IC29)之联接是，其第3脚对地接电阻器(R36)、其第2脚接电阻器(R33、34、35、37)，电阻器(R33)的另一端接外壳联地的插座CT6的芯子，电阻器(R34)的另一端接DAC0800(IC30)的第4脚，电阻(R35)的另一端接地，其第6脚接电阻器(R37)的另一端；DAC0800(IC30)之联接是，其第1、2脚接地、其第15脚对地接电阻器(R39)、其第3、13脚分别对地接电容器(C17、16)的同时，第3脚还对其第16脚接电容器(C18)、其第14脚同时与电阻器(R38)、电位器(W4)的第1端以及LM336-5·0(D4)的正极相联接，电阻器(R38)的另一端接电源Vcc3，电位器(W4)的第2端接LM336-5·0(D4)的调节端，电位器(W4)的第3端和LM336-5·0(D4)的负极接地、其第5～12脚依次分别接插座CT7的第1～8脚，插座CT7的第9、10脚接地，该芯片DAC0800(IC30)的这种联接与上述联接中的LM318(IC29)一起构成俯仰电路，兼容处理模拟、数字量俯仰信号，并从其LM318(IC29)的第6脚输出；LF13201(IC11)之联接是，其第2、7脚分别接LM318(IC20、29)的第6脚、其第1脚接74LS04(IC21)的第1脚和74L72(IC8)的第6脚、其第8脚接74LS04(IC21)的第2脚、其第9脚接74LS74(IC9)的第5脚、其第16脚接电阻器(R8)和74LS126(IC7)的第3脚、其第17脚和电阻器(R8)的另一端并联对地接电阻器(R9)，并从其联点输出旋转矢量，该芯片LF13201(IC11)的这种联接构成归一控制电路，对雷达信号进行归一管理；74LS121(IC3)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R 3)、其第10脚接电容器(C1)、其第11脚接电阻器(R3)和电容器(C1)二元件的另一端、其第5脚接74LS125(IC2)的第3脚和74LS74(IC9)的第4脚、其第6脚接74LS90(IC4)的第1脚和74LS121(IC10)的第5脚；74LS90(IC4、5)之联接是，除各自的第3、5、7脚并联、各自的第2、6、10脚并联接地之外、这2个芯片中，IC4的第11脚接IC5的第1脚；74LS121(IC6)之联接是，其第7脚接地、其第3、14脚并联后接电阻器(R4)、其第10脚接电容器(C2)、其第11脚接电阻器(R4)和电容器(C2)二元件的另一端；74LS126(IC7)之联接是，其第7脚接地、其第1、4脚和74LS121(IC12)的第6脚并联对地接电阻器(R12)、其第5脚接74LS121(IC6)的第6脚、其第6脚接74L72(IC8)的第12脚、其第2脚接74LS121(IC10)的第6脚；74L72(IC8)之联接是，其第7脚接地、其第3、4、5、9、10、11、13、14脚并联；3DG237(BG1)之联接是，其发射极和74LS121(IC6)的第4脚并联对地接电阻器(R10)、其集电极和电容器(C4)的正极接电源Vcc1、其基极与电容器(C4)的负极以及IN4148(D1)的负极并联对地接电阻器(R11)，IN4148(D1)的正极经电容器(C5)接74L72(IC8)的第8脚；3CG307(BG2)之联接是，其集电极和74L72(IC8)的第2脚并联对地接电阻器(R14)、其发射极和电容器(C7)的正极接电源Vcc1、其基极和电容器(C7)的负极并联对地接电阻(R15)；74LS74(IC9)之联接是，其第7脚接地、其第3脚接74LS125(IC2)的第6脚，其第5脚输出旋转方向信号；74LS121(IC10)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R7)、其第10脚接电容器(C3)、其第11脚接电阻器(R7)和电容器(C3)二元件的另一端，该芯片74LS74(IC10)的这种联接与上述联接中的74LS121(IC3、6)、74LS90(IC4、5)、74LS126(IC7)、74L72(IC8)、3DG237(BG1)、3CG307(BG2)、74LS74(IC9)一起构成天线状态压缩电路，获得其旋转俯仰压缩信号；74LS121(IC14)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R18)、其第10脚接电容器(C8)、其第11脚接电阻器(R18)和电容器(C8)二元件的另一端、其第5脚接74LS125(IC2)的第8脚、其第6脚接74LS90(IC15)的第14脚之后，接至行存体[2]中的74LS121(IC31)的第5脚；74LS90(IC15)之联接是，其第3、5、7脚并联、其第2、6、10脚接地、其第12脚接MCHF4046(IC16)的第14脚；MCHF4046(IC16)之联接是，其第5、8脚接地、其第16脚接电容器(C12)的正极和电容器(C11)，电容器(C12)的负极和电容器(C11)的另一端接地、其第6、7脚之间接电容器(C10)、其第13脚接电阻器(R19)、其第9脚和电阻器(R19)的另一端并联对地接电容器(C9)、其第11脚接电位器(W1)的第1端，电位器(W1)的第2、3端接地、其第10脚同时与电阻器(R20)、LM336-5·0(D2)的正极以及电位器(W2)的第1端相联接，电阻器(R20)的另一端接电源Vcc3，LM336-5·0(D2)的调节端接电位器(W2)的第2端，LM336-5·0(D2)的负端和电阻位器(W2)的第3端接地；74LS04(IC21)之联接是，其第3脚接地、其第3、5脚并联接MCHF4046(IC16)的第4脚、其第4、6脚分别接74LS90(IC22)和74LS92(IC27)的第1脚；74LS04(IC21-1、2、3)之联接是，其第7脚接地、其第3、5脚并联接MCF4046(IC16)的第4脚；74LS90(IC17、18、19、22、23、24)之联接是，除各自的第2、6、10脚并联接地、各自的第3、5、7脚并以及各自的第11、14脚并联之外，这6个芯片中，IC22的第12脚接IC23的第1脚、IC23的第12脚接IC24的第1脚、IC24的第12脚接IC19的第1脚、IC19的第12脚接IC18的第14脚、IC18的第12脚接IC17的第14脚和74LS121(IC12)的第5脚、IC17的第12脚接MCHF4046(IC16)的第3脚；74LS121(IC12)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R13)、其第10脚接电容器(C6)、其第11脚接电阻器(R13)和电容器(C6)二元件的另一端；74LS92(IC27)之联接是，其第10脚接地、其第5、6脚并联、其第9脚接74LS92(IC28)的第1脚；74LS92(IC28)之联接是，其第10脚接地、其第5、6脚并联、其第7脚接74LS92(IC28)的第7脚之后，和其第9脚分别接至行存体单元[2]，该芯片74LS92(IC28)的这种联接与上述联74LS121(IC14、12)、74LS90(IC15、17、18、19、22、23、24)、MCHF4046(IC16)、74LS92(IC27)一起构成锁相环电路，完成以触发脉冲为基准的时钟锁相，并从其74LS121(IC14)的第6脚、74LS121(IC12)的第6脚和74LS92(IC28)的第9脚分别输出逐行清0信号、逐行归一时钟和地址时钟；LM318(IC26)之联接是，其第3脚对地接电阻器(R32)、其第2脚接电阻器(R28～R31)，电阻器(R29、30)的另一端分别接LF13201(IC11)的第3、6脚，电阻器(R28)的另一端接至电阻器(R8、9)和LF13201(IC11)之第17脚的并联点、其第6脚接电阻器(R31)的另一端之后，接至行存体单元[2]中的CA3318CE(IC40)的第16、21脚，该芯片LM318(IC26)的这种联接构成雷达信号逐行归一叠加电路，并从其第6脚输出逐行归一雷达信号；插座CT1、CT2通过电缆联接装配在雷达上的光码盘的正、余弦输出口；插座CT3通过电缆联接雷达的触发脉冲输出口；插座CT4、CT5和CT6、CT7分别通过电缆兼容联接雷达的模拟量或数字量的视频、仰角信号输出口；+5V电源Vcc1、+5V数字电源Vcc2、+15V电源Vcc3以及-15V电源Vcc4给各芯片供电。行存体单元[2]由单稳态芯片74LS121(IC31、33、35)、三极管3DG237(BG3)、二极管IN4148(D5、6)、门电路芯片74LS04(IC21-4、5、6)、74LS03(IC32)、74LS126(IC36、42、43)、触发器芯片74LS74(IC34)、计数器芯片74LS93(IC37～IC39)、A/D转换芯片CA3318CE(IC40)、存储器芯片HY6116(IC41)、清0开关(K1)、以及电阻器(R40～R46)、电容器(C19～C33)等组成，其中74LS121(IC31)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R40)、其第10脚接电容器(C19)、其第11脚接电阻器(R40)和电容器(C19)二元件的另一端、其第5脚接至信号逐行归一单元[1]；3DG237(BG3)、1N4148(D5、6)、门电路芯片74LS04(IC21-6)以及K1之联接是，3DG237(BG3)的集电极和K1的第1端接电源Vcc1、3DG237(BG3)的基极与IN4148(D5)的负极并联对地接电阻器(R42)，1N4148(D5)的正极对地接电阻器(R41)的同时，经电容器(C20)接74LS121(IC31)的第6脚、3DG237(BG3)的发射极并联74LS93(IC37～39)的第3脚、74LS04(IC21-6)的第13脚和K1的第2端的同时，还并联对地接电阻器(R43)、1N4148(D6)的负极和电容器(C22)、74LS04(IC21-6)的第12脚并联74LS74(IC34)的第1、13脚，这些器件3DG237(BG3)、1N418(D5、6)、74LS04(IC21--6)、K1、74LS04(IC21--6)的联接与上述联接中的74LS121(IC31)一起构成清0电路，并从其3DG237(IC3)的发射极输出清0信号；74LS04(IC21-4、5)之联接是，其第9脚接第10脚、其第8脚并联74LS30(IC32)的第1、2脚、74LS74(IC34)的第3、11脚以及74LS121(IC35)的第5脚；74LS03(IC32)之联接是，其第7脚接地、其第3、4脚分别接74LS121(IC33)的第5、6脚、其第6脚接HY6116(IC41)的第21脚；74LS121(IC33)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R42)、其第10脚接电容器(C21)、其第11脚接电阻器(R42)和电容器(C21)二元件的另一端；74LS121(IC35)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R45)、其第10脚接电容器(C23)、其第11脚接电阻器(R45)和电容器(C23)二元件的另一端、其第6脚接CA3318(IC40)的第18脚，该芯片74LS121(IC35)的这种联接与上述联接中的74LS04(IC21--4、5)、74LS03(IC32)、74LS121(33)一起构成采写信号电路，并从其74LL121(IC35)和74LS03(IC32)的第6脚分别输出采、写信号；74LS74(IC34)之联接是，其第7脚接地、其第5脚接第12脚、其第2脚接74LS93(IC39)的第9脚、其第9脚接74LS126(IC36)的第4脚、其第8脚同时接CA3318C(IC40)的第14脚、74LS126(IC36)的第1、9脚以及74LS03(IC32)的第5脚；74LS126(IC36)之联接是，其第7脚接地、其第3、6脚并联接74LS93(IC37)的第14脚、其第2脚接74LS04(IC21-5)的第11脚之后，接至信号逐行归一单元[1]中的74LS92(IC27、28)的第9脚、其第5脚和第8脚分别联接HY6116(IC41)的第20脚和74LS126(IC43)的第11脚之后，接至译码单元[3]；74LS93(IC37)之联接是，其第10脚接地、其第2脚接第5脚、其第1、12脚并联接HY6116(IC41)的第8脚、其第9、8脚分别接HY6116(IC41)的第7、6脚、其第11脚接74LS93(IC38)的第14脚和HY6116(IC41)的第5脚；74LS93(IC38)之联接是，其第10脚接地、其第2脚接第5脚、其第1、12脚并联接YH6116(IC41)的第4脚、其第9、8脚分别接HY6116(IC39)的第3、2脚、其第11脚接74LS93(IC39)的第14脚和HY6116(IC41)的第1脚；74LS93(IC39)之联接是，其第10脚接地、其第2脚接第5脚、其第1、2脚并联接HY6116(IC41)的第23脚，该芯片74LS93(IC39)的这种联接与上述联接中的74LS74(IC34)、74LS126(IC36)、74LS93(IC37、38、)一起构成复用地址电路，形成复用地址，并从其74LS74(IC34)的第8、9脚输出读、写允许信号；CA3318CE(IC40)之联接是，其第11、15、17、19脚接地、其第10、5、20、23脚依次分别对地接电容器(C28～C31)、其第24脚接电容器(C25)的正极和电容器(C24)，电容器(C25)的负极和电容器(C24)的另一端接地、其第12、13脚并联后接电容器(C26)的正极和电容器(C27)，电容器(C26)的负极和电容器(C27)的另一端接地、其第2 2脚同时与电阻器(R46)、LM336-5.0(D7)的正极以及电位器(W5)的第1端相联接，电阻器(R46)的另一端接电源Vcc3、LM336-5.0(D7)的调节端接电位器(W5)的第2端，LM336-5.0(D7)的负端和电位器(W5)的第3端接地、其第16、21脚并联之后，接至信号逐行归一单元[1]；HY6116(IC41)之联接是，其第18、19、22脚接地、其第24脚接电容器(C32)的正极和电容器(C33)，电容器(C32)的负极和电容器(C33)的另一端接地、其第9～11、13～17脚分别与CA3318(IC40)的第1～8脚相连之后，再分别接74LS126(IC42)的第2、5、9、12脚和74LS126(IC43)的第2、5、9、12脚，该芯片HY6116(IC41)的这种联接与上述联接中的CA3318(IC40)一起构成A/D存储电路，对雷达归一信号逐行进行A/D转换和存储；74LS126(IC42、43)之联接是，除其第7脚接地、第1、4、9、12脚全部并联接至译码单元[3]中的74LS04(IC44-6)的第12脚之外，2个芯片中，其IC42的第3、6、8、11脚和IC43的第3、6、8、11脚分别接至译码单元[3]中的插头CT8的A面的第2～9脚，该芯片74LS126(IC42、43)的这种联接构成数据开关电路，将雷达逐行归一数据送入计算机；+5V电源Vcc1、+5V数字电源Vcc2以及+15V电源Vcc3给各芯片供电。译码单元[3]由门电路芯片74LS04(IC44)、74LS26(IC45)、74LS30(IC4 6)、74LS27(IC47)以及插头CT8等组成，其中74LS04(IC44)之联接是，其第7脚接地、其第1、3脚分别接插头CT8A面的第11、23脚、其第8、11脚分别接74LS27(IC47)的第13、6脚、其第10、13脚并联后接至行存体单元[2]中的74LS126(IC36)的第5脚和HY6116(IC41)的第20脚、其第1脚接至行存体单元[2]；74LS26(IC45)之联接是，其第7脚接地、其第1脚接插头CT8B面第的14脚、其第2、4、5脚分别接插头CT8A面的第24、29、30脚、其第6脚接74LS04(IC44)的第5脚；74LS30(IC46)之联接是，其第7脚接地、其第2、5、6、11、12脚依次分别接插头CT8A面的第22、25～28脚、其第1、3脚分别接74LS04(IC44)的第2、4脚、其第4脚接74LS26(IC45)的第3脚、其第8脚接74LS27(IC47)的第1、4脚；74LS27(IC47)之联接是，其第7脚接地、其第2、3脚并联接74LS04(IC44)的第6脚、其第5脚接插头CT8的A面的第31脚和74LS04(IC44-4)的第9脚、其第12脚接至行存体单元[2]中的74LS126(IC36)的第10脚，该芯片74LS27(IC47)的这种联接与上述联接中的74LS04(IC44)、74LS126(IC45)、74LS30(IC46)一起构成接口地址电路，在其74LS27(IC47-1)的第12脚和74LS04(IC44-5)的第10脚分别形成读允许检测地址279H和读时钟地址278H278H；插头CT8A面的第2～9脚接至行存体单元[2]；插头CT8插入微机的槽口；+5V电源Vcc1给各芯片供电。
本发明所采用的方法，是以雷达触发脉冲作为时间基准，把雷达天线的旋转、俯仰信息压缩归一在雷达行扫描视频信号的盲区之中，并在其扫描逆程的时间之中以内存殃射方式送入计算机，使计算机既可以同时处理雷达的多种事件，又可以通过解压处理恢复天线状态的全部信息，以供实时处理。根据这一方法所设计的电路图的电路原理如下1、在逐行归一单元[1]中，如原理图(图1)所示，以触发脉冲作为时间基准，通过锁相环电路，给出逐行清0信号、归一时钟和地址时钟，并在其归一时钟的管理之下，进行以下处理天线状态压缩电路，对光藕整形电路所处理的雷达天线的旋转、俯仰信号进行压缩处理，得到旋转、俯仰压缩信号；天线状态归一电路将上述旋转、俯仰压缩信号进行归一处理，得到旋转、俯仰压缩归一信号并嵌入扫描视频盲区之中；逐行归一叠加电路，受归一控制电路的控制，将上述旋转、俯仰压缩归一信号和视频电路所处理的视频信号一起，叠加成逐行归一雷达信号。
2、在行存体单元[2]中，如图2所示清0电路，给出逐行清0信号，保证雷达图卡的时间同步；采写电路，将逐行归一单元[1]中的地址时钟进行定时处理获得采、写信号；复用地址电路，在逐行清0之后的扫描正程，74LS74(IC34--1)保持在写允许状态，选通逐行归一单元[1]中的地址时钟，经74LS93(IC37～39)分频，给出HY6116(IC41)的写地址，该地址的最后二位，一方面用来补偿CA3318CE(IC40)的二个初始无效数据，另一方面则通过74LS74(IC34--1、2)进行二个时钟延时，使74LS74(IC34--1)由写允许状态转到读允许状态，结束扫描正、进入程扫描逆程并且选通译码单元[3]中的278H地址时钟，经74LS93(IC37～39)分频，给出HY6116(IC41)的读地址，这一读、写过程的转换，计算机是通过其279H地址，不断检测读、写允许状态，来识别的，由于其读、写允许状态是以触发脉冲作为时间基准，因此计算机的处理能够与雷达的状态协调一致；A/D存储电路，根据上述信号的控制，在扫描的正程将逐行归一雷达信号进行A/D转换、存储，而在扫描的逆程则通过数据开关电路将其A/D转换、存储的逐行归一雷达数字信号送入计算机。
3、在译码单元[3]中，如图2所示，其插头CT8插入计算机的槽口内，根据其接口地址电路形成读允许检测地址279H和读时钟地址278H，将行存体单元[2]中存储的逐行归一雷达数字信号以内存殃射方式送入计算机。
权利要求
1.一种适于对雷达的触发脉冲、视频图像以及天线的旋转、府仰运动状态等多种事件进行实时处理并送入计算机的雷达图卡，其特征在于它由行存体单元[2]联接信号逐行归一单元[1]、译码单元[3]等组成。
2.信号逐行归一单元[1]由光电耦合器TLP521-2(IC1)、6N135(IC13)、门电路芯片74LS125(IC2)、74LS126(IC7)、74LS04(IC21-1、2、3)、运放芯片LM318(IC20、26、29)、A/D转换器芯片DAC0800(IC25、30)、稳压管LM336-5(D2～D4)、模拟开关芯片LF13201(IC11)、单稳态芯片74LS121(IC3、6、10、12、14)、计数器芯片74LS90(IC4、5、15、17、18、19、22、23、24)、74LS92(IC27、28)、三极管3DG237(BG1)、3CG307(BG2)、二极管IN4148(D1)、触发器芯片74LS72(IC8)、74LS74(IC9)、锁相环芯片MCHF4046(IC16)、以及电位器(W1～W4)、电阻器(R1～R39)、电容器(C1～C18)、插座CT1～CT7等组成，其中TLP521-2(IC1)之联接是，其第5、7脚接地、其第1、3脚分别经电阻器(R1、5)接电源Vcc2、其第6、8脚分别经电阻器(R2、6)接电源Vcc1、其第2、4脚分别接外壳联地的插座CT1、CT2的芯子；6N135(IC13)之联接是，其第5脚接地、其第6、7脚分别经电阻器(R17、40)接电源Vcc1、其第2脚经电阻器(R16)接电源Vcc2、其第3脚接外壳联地的插座CT3的芯子；74LS125(IC2)之联接是，其第1、4、10脚接地、其第2、5脚和第9脚分别接TLP521-2(IC1)的第6、8脚和6N135(IC13)的第6脚；LM318(IC20)之联接是，其第3脚对地接电阻器(R24)、其第2脚接电阻器(R21、22、23、25)，电阻器(R21)的另一端接外壳联地的插座CT4的芯子，电阻器(R22)的另一端接DAC0800(IC25)的第4脚，电阻(R23)的另一端接地、其第6脚接电阻器(R25)的另一端；DAC0800(IC25)之联接是，其第1、2脚接地、其第15脚对地接电阻器(R27)、其第3、13脚分别对地接电容器(C14、13)的同时，第3脚还对其第16脚接电容器(C15)、其第14脚同时与电阻器(R26)、电位器(W3)的第1端以及LM336-5·0(D3)的正极相联接，电阻器(R26)的另一端接电源Vcc3，电位器(W3)的第2端接LM336-5·0(D3)的调节端，电位器(W3)的第3端和LM336-5·0(D3)的负极接地、其第5～12脚依次分别接插座CT5的第1～8脚，插座CT5的第9、10脚接地；LM318(IC29)之联接是，其第3脚对地接电阻器(R36)、其第2脚接电阻器(R33、34、35、37)，电阻器(R33)的另一端接外壳联地的插座CT4的芯子，电阻器(R34)的另一端接DAC0800(IC25)的第4脚，电阻(R35)的另一端接地、其第6脚接电阻器(R37)的另一端；DAC0800(IC30)之联接是，其第1、2脚接地、其第15脚对地接电阻(R39)、其第3、13脚分别对地接电容器(C17、16)的同时，第3脚还对其第16脚接电容器(C18)、其第14脚同时与电阻器(R38)、电位器(W4)的第1端以及LM336-5·0(D4)的正极相联接，电阻器(R38)的另一端接电源Vcc3，电位器(W4)的第2端接LM336-5·0(D4)的调节端，电位器(W4)的第3端和LM336-5·0(D4)的负极接地、其第5～12脚依次分别接插座CT7的第1～8脚，插座CT7的第9、10脚接地；LF13201(IC11)之联接是，其第2、7脚分别接LM318(IC20、29)的第6脚、其第1脚接74LS04(IC21)的第1脚和74L72(IC8)的第6脚、其第8脚接74LS04(IC21)的第2脚、其第9脚接74LS74(IC9)的第5脚、其第16脚接电阻器(R8)和74LS126(IC7)的第3脚、其第17脚和电阻器(R8)的另一端并联对地接电阻器(R9)；74LS121(IC3)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R3)、其第10脚接电容器(C1)、其第11脚接电阻器(R3)和电容器(C1)二元件的另一端、其第5脚接74LS125(IC2)的第3脚和74LS74(IC9)的第4脚、其第6脚接74LS90(IC4)的第1脚和74LS121(IC10)的第5脚；74LS90(IC4、5)之联接是，除各自的第3、5、7脚并联、各自的第2、6、10脚并联接地之外、这2个芯片中，其IC4的第11脚接IC5的第1脚；74LS121(IC6)之联接是，其第7脚接地、其第3、14脚并联后接电阻器(R4)、其第10脚接电容器(C2)、其第11脚接电阻器(R4)和电容器(C2)二元件的另一端；74LS126(IC7)之联接是，其第7脚接地、其第1、4脚和74LS121(IC12)的第6脚并联对地接电阻器(R12)、其第5脚接74LS121(IC6)的第6脚、其第6脚接74L72(IC8)的第12脚、其第2脚接74LS121(IC10)的第6脚；74L72(IC8)之联接是，其第7脚接地、其第3、4、5、9、10、11、13、14脚并联；3DG237(BG1)之联接是，其发射极和74LS121(IC6)的第4脚并联对地接电阻器(R10)、其集电极和电容器(C4)的正极接电源Vcc1、其基极与电容器(C4)的负极以及IN4148(D1)的负极并联对地接电阻器(R11)，IN4148(D1)的正极经电容器(C5)接74L72(IC8)的第8脚；3CG307(BG2)之联接是，其集电极和74L72(IC8)的第2脚并联对地接电阻器(R14)、其发射极和电容器(C7)的正极接电源Vcc1、其基极和电容器(C7)的负极并联对地接电阻(R15)；74LS74(IC9)之联接是，其第7脚接地、其第3脚接74LS125(IC2)的第6脚；74LS121(IC10)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R7)、其第10脚接电容器(C3)、其第11脚接电阻器(R7)和电容器(C3)二元件的另一端；74LS121(IC14)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R18)、其第10脚接电容器(C8)、其第11脚接电阻器(R18)和电容器(C8)二元件的另一端、其第5脚接74LS125(IC2)的第8脚、其第6脚接74LS90(IC15)的第14脚之后，接至行存体[2]中的74LS121(IC31)的第5脚；74LS90(IC15)之联接是，其第3、5、7脚并联、其第2、6、10脚接地、其第12脚接MCHF4046(IC16)的第14脚；MCHF4046(IC16)之联接是，其第5、8脚接地、其第16脚接电容器(C12)的正极和电容器(C11)，电容器(C12)的负极和电容器(C11)的另一端接地、其第6、7脚之间接电容器(C10)、其第13脚接电阻器(R19)、其第9脚和电阻器(R19)的另一端并联对地接电容器(C9)、其第11脚接电位器(W1)的第1端，电位器(W1)的第2、3端接地、其第10脚同时与电阻器(R20)、LM336-5·0(D2)的正极以及电位器(W2)的第1端相联接，电阻器(R20)的另一端接电源Vcc3，LM336-5·0(D2)的调节端接电位器(W2)的第2端，LM336-5·0(D2)的负端和电阻位器(W2)的第3端接地；74LS04(IC21)之联接是，其第3脚接地、其第3、5脚并联接MCHF4046(IC16)的第4脚、其第4、6脚分别接74LS90(IC22)和74LS92(IC27)的第1脚；74LS90(IC17、18、19、22、23、24)之联接是，除各自的第2、6、10脚并联接地、各自的第3、5、7脚并以及各自的第11、14脚并联之外，这6个芯片中，IC22的第12脚接IC23的第1脚、IC23的第12脚接IC24的第1脚、IC24的第12脚接IC19的第1脚、IC19的第12脚接IC18的第14脚、IC18的第12脚接IC17的第14脚和74LS121(IC12)的第5脚、IC17的第12脚接MCHF4046(IC16)的第3脚；74LS121(IC12)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R13)、其第10脚接电容器(C6)、其第11脚接电阻器(R13)和电容器(C6)二元件的另一端；74LS92(IC27)之联接是，其第10脚接地、其第5、6脚并联、其第9脚接74LS92(IC28)的第1脚；72LS92(IC28)之联接是，其第10脚接地、其第5、6脚并联、其第7脚接74LS92(IC27)的第7脚之后，和其第9脚分别接至行存体单元[2]；LM318(IC26)之联接是，其第3脚对地接电阻器(R32)、其第2脚接电阻器(R28～R31)，电阻器(R29、30)的另一端分别接LF13201(IC11)的第3、6脚，电阻器(R28)的另一端接至电阻器(R8、9)和LF13201(IC11)之第17脚的并联点、其第6脚接电阻器(R31)的另一端之后，接至行存体单元[2]中的CA3318CE(IC40)的第16、21脚；插座CT1、CT2通过电缆联接装配在雷达上的光码盘的正、余弦输出口；插座CT3通过电缆联接雷达的触发脉冲输出口；插座CT4、CT5和CT6、CT7分别通过电缆兼容联接雷达的模拟量或数字量的视频、仰角信号输出口；+5V电源Vcc1、+5V数字电源Vcc2、+15V电源Vcc3以及-15V电源Vcc4给各芯片供电。
3.行存体单元[2]由单稳态芯片74LS121(IC31、33、35)、三极管3DG237(BG3)、二极管IN4148(D5、6)、门电路芯片74LS04(IC21-4、5、6)、74LS03(IC32)、74LS126(IC36、42、43)、触发器芯片74LS74(IC34)、计数器芯片74LS93(IC37～IC39)、A/D转换芯片CA3318CE(IC40)、存储器芯片HY6116(IC41)、清0开关(K1)、以及电阻器(R40～R46)、电容器(C19～C33)等组成，其中74LS121(IC31)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R40)、其第10脚接电容器(C19)、其第11脚接电阻器(R40)和电容器(C19)二元件的另一端、其第5脚接至信号逐行归一单元[1]；3DG237(BG 3)、1N4148(D5、6)、门电路芯片74LS04(IC21-6)以及K1之联接是，3DG237(BG3)集电极和K1的第1端接电源Vcc1、3DG237(BG3)的基极与IN4148(D5)的负极并联对地接电阻器(R42)，1N4148(D5)的正极对地接电阻器(R41)的同时，经电容器(C20)接74LS121(IC31)的第6脚、3DG237(BG3)的发射极并联74LS93(IC37～39)的第3脚、74LS04(IC21-6)的第13脚和K1的第2端的同时，还并联对地接电阻器(R43)、1N4148(D6)的负极和电容器(C22)、74LS04(IC21-6)的第12脚并联74LS74(IC34)的第1、13脚；74LS04(IC21-4、5)之联接是，其第9脚接第10脚、其第8脚并联74LS30(IC32)的第1、2脚、74LS74(IC34)的第3、11脚以及74LS121(IC35)的第5脚；74LS03(IC32)之联接是，其第7脚接地、其第3、4脚分别接74LS121(IC33)的第5、6脚、其第6脚接HY6116(IC41)的第21脚；74LS121(IC33)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R42)、其第10脚接电容器(C21)、其第11脚接电阻器(R42)和电容器(C21)二元件的另一端；74LS121(IC35)之联接是，其第4、7脚接地、其第3、14脚并联后接电阻器(R45)、其第10脚接电容器(C23)、其第11脚接电阻器(R45)和电容器(C23)二元件的另一端、其第6脚接CA3318(IC40)的第18脚；74LS74(IC34)之联接是，其第7脚接地、其第5脚接第12脚、其第2脚接74LS93(IC39)的第9脚、其第9脚接74LS126(IC36)的第4脚、其第8脚同时接CA3318C(IC40)的第14脚、74LS126(IC36)的第1、9脚以及74LS03(IC32)的第5脚；74LS126(IC36)之联接是，其第7脚接地、其第3、6脚并联接74LS93(IC37)的第14脚、其第2脚接74LS04(IC21-5)的第11脚之后，接至信号逐行归一单元[1]中的74LS92(IC27、28)的第9脚、其第5脚和第8脚分别联接HY6116(IC41)的第20脚和74LS126(IC43)的第11脚之后，接至译码单元[3]；74LS93(IC37)之联接是，其第10脚接地、其第2脚接第5脚、其第1、12脚并联接HY6116(IC41)的第8脚、其第9、8脚分别接HY6116(IC41)的第7、6脚、其第11脚接74LS93(IC38)的第14脚和HY6116(IC41)的第5脚；74LS93(IC38)之联接是，其第10脚接地、其第2脚接第5脚、其第1、12脚并联接YH6116(IC41)的第4脚、其第9、8脚分别接HY6116(IC39)的第3、2脚、其第11脚接74LS93(IC39)的第14脚和HY6116(IC41)的第1脚；74LS93(IC39)之联接是，其第10脚接地、其第2脚接第5脚、其第1、2脚并联接HY6116(IC41)的第23脚；CA3318CE(IC40)之联接是，其第11、15、17、19脚接地、其第10、5、20、23脚依次分别对地接电容器(C28～C31)、其第24脚接电容器(C25)的正极和电容器(C24)，电容器(C25)的负极和电容器(C24)的另一端接地、其第12、13脚并联后接电容器(C26)的正极和电容器(C27)，电容器(C26)的负极和电容器(C27)的另一端接地、其第22脚同时与电阻器(R46)、LM336-5.0(D7)的正极以及电位器(W5)的第1端相联接，电阻器(R46)的另一端接电源Vcc3，LM336-5.0(D7)的调节端接电位器(W5)的第2端，LM336-5.0(D7)的负端和电位器(W5)的第3端接地、其第16、21脚并联之后，接至信号逐行归一单元[1]；HY6116(IC41)之联接是，其第18、19、22脚接地、其第24脚接电容器(C32)的正极和电容器(C33)，电容器(C32)的负极和电容器(C33)的另一端接地、其第9～11、13～17脚分别与CA3318(IC40)的第1～8脚相连之后，再分别接74LS126(IC42)的第2、5、9、12脚和74LS126(IC43)的第2、5、9、12脚；74LS126(IC42、43)之联接是，除其第7脚接地、第1、4、9、12脚全部并联接至译码单元[3]中的74LS04(IC44-6)的第12脚之外，2个芯片中，其IC42的第3、6、8、11脚和IC43的第3、6、8、11脚分别接至译码单元[3]中的插头CT8的A面的第2～9脚；+5V电源VCC1、+5V数字电源Vcc2以及+15V电源Vcc3给各芯片供电。
4.译码单元[3]由门电路芯片74LS04(IC44)、74LS26(IC45)、74LS30(IC46)、74LS27(IC47)、以及插头CT8等组成，其中74LS04(IC44)之联接是，其第7脚接地、其第1、3脚分别接插头CT8A面的第11、23脚、其第8、11脚分别接74LS27(IC47)的第13、6脚、其第10、13脚并联后接至行存体单元[2]中的74LS126(IC36)的第5脚和HY6116(IC41)的第20脚、其第12脚接至行存体单元[2]；74LS26(IC45)之联接是，其第7脚接地、其第1脚接插头CT8B面第的14脚、其第2、4、5脚分别接插头CT8A面的第24、29、30脚、其第6脚接74LS04(IC44)的第5脚；74LS30(IC46)之联接是，其第7脚接地、其第2、5、6、11、12脚依次分别接插头CT8A面的第22、25～28脚、其第1、3脚分别接74LS04(IC44)的第2、4脚、其第4脚接74LS26(IC45)的第3脚、其第8脚接74LS27(IC47)的第1、4脚；74LS27(IC47)之联接是，其第7脚接地、其第2、3脚并联接74LS04(IC44)的第6脚、其第5脚接插头CT8的A面的第31脚和74LS04(IC44-4)的第9脚、其第12脚接至行存体单元[2]中的74LS126(IC36)的第10脚；插头CT8A面的第2～9脚接至行存体单元[2]；插头CT8插入微机的槽口；+5V电源Vcc1给各芯片供电。
全文摘要
本发明涉及一种适于对雷达的触发脉冲、视频图像以及天线的旋转、俯仰运动状态等多种事件进行实时处理并送入计算机的雷达图卡,其特征在于:它由行存体单元[2]联接信号逐行归一单元[1]、译码单元[3]等组成,属图像接口技术。本发明所以雷达触发脉冲作为时间基准,把雷达天线的旋转、俯仰信息压缩归一在雷达行扫描视频信号的盲区之中,并在其扫描逆程的时间之中,以内存映射方式送入计算机,使计算机可以同时处理雷达的多种事件。
文档编号G06F19/00GK1172306SQ96109208
公开日1998年2月4日 申请日期1996年7月29日 优先权日1996年7月29日
发明者陈振民, 刘华生, 尹学诚, 冯涛 申请人:中国科学院自动化研究所