一种基于cpld的工程易操作dsp串行口烧写方法
【技术领域】
[0001]本发明涉及一种新式DSP串行口烧写方法，尤其是一种基于CPLD的工程易操作DSP串行口烧写方法。
【背景技术】
[0002]目前，DSP程序更新的方法主要采取传统的升级方法，即基于JTAG的烧写方法，该方法必须在CCS环境下通过使用仿真器实现，编程时需打开设备外壳，很难适应现场编程的要求。这就需要串口烧程技术，现有技术的的串口烧写采用“程序”烧写“程序”的方法，前一个“程序”指已固化程序，用于实现串口烧写的时机判断、数据接收及烧写的具体实施，后一个“程序”是用户的应用目标代码。工作时，需要对DSP软件进行编写，实现文件烧写功能，再通过编程器完成DSP芯片的首次烧写，随后进行在线DSP程序烧写时，通过串口用已烧写的DSP程序去烧写将要烧写的目标程序，然后覆盖更新原Flash存储器中的DSP程序，实现DSP上电复位后自动加载运行。在实现过程中对于Flash存储器内数据的写操作必须严格按照一定的时序，在指定的地址空间中写入特定的控制命令字，才能完成写操作，且对DSP引导复位的方式复杂，实施较繁琐。
【发明内容】
[0003]为了克服现有技术的缺点，本发明提供一种基于CPLD的工程易操作DSP串行口烧写方法，它在工程上较容易实现，操作更方便，可以不使用DSP仿真器JTAG 口对Flash存储器烧写内核程序即可实现。
[0004]本发明解决其技术问题所采取的技术方案是:包括下列步骤:
[0005]I)在CPLD的SCIRST/引脚外部接上拉电阻，在电路板上通过将该引脚与数字地短接，使电位变低直接给DSP进行SCI引导模式的复位；
[0006]2)DSP的芯片引导状态引脚接到CPLD的引脚上并连接4.7k上拉电阻，上电后通过PC机的串口向DSP发送复位命令，DSP接收正确的复位命令后将各个外设都置于安全的状态下对CPLD进行地址访问，此地址的访问会使CPLD强行给DSP进行外部复位，且使复位后的引导状态为SCI引导状态。
[0007]以上两种复位方式中第一种复位方式较第二种操作上比较方便，但需要在电路板上操作，在产品安装复杂、封闭的环境下不宜实施，故用该方法进行不使用仿真器的首次内核程序烧写；第二种要求DSP内部要有控制CPLD复位电路的命令语句支持，且每次编写的程序都要包含此代码。此种形式适合产品安装复杂、封闭环境下，工程远程对DSP的程序烧写。现将两种方式结合使用可以实现在产品前期调试阶段和后期工程使用阶段无需使用仿真器的远程串口程序烧写。
[0008]串口烧程完毕后，若要将SCI引导模式切换到FLASH引导模式，可进行如下操作。将SCIRXDA引脚接入CPLD，通过设置串口，发送一个O数据，可以令DSP进入SCI引导模式时，通过让该引脚产生大于12ms的低电平，进而使CPLD能够给出使DSP进入FLASH引导模式的复位信号。
[0009]与现有技术相比，本发明的能够在不使用仿真器烧写内核程序的前提下，更简捷方便地实现串口程序烧写，方法简单、可操作性强，极大提高了产品的研发速度、缩短了研制周期。
【具体实施方式】
[0010]本发明包括下列步骤:
[0011]I)在CPLD的SCIRST/引脚外部接上拉电阻，在电路板上通过将该引脚与数字地短接，使电位变低直接给DSP进行SCI引导模式的复位；
[0012]2)DSP的芯片引导状态引脚接到CPLD的引脚上并连接4.7k上拉电阻，上电后通过PC机的串口向DSP发送复位命令，DSP接收正确的复位命令后将各个外设都置于安全的状态下对CPLD进行地址访问，此地址的访问会使CPLD强行给DSP进行外部复位，且使复位后的引导状态为SCI引导状态。
[0013]所述的DSP为数字信号处理器TMS320F2812，CPLD为ALTERA公司的EPM7064AETI44-7。
[0014]所述CPLD的配置方式，进行第一次内核程序烧写时在CPLD的SCIRST/引脚外部接上拉电阻，在电路板上通过将该引脚与数字地短接，使电位变低直接给DSP进行SCI引导模式的复位，烧写完内核程序后将DSP的芯片引导状态引脚接到CPLD的引脚上并连接4.7k上拉电阻，上电后通过PC机的串口向DSP发送复位命令，DSP接收正确的复位命令后将各个外设都置于安全的状态下对CPLD进行地址访问，此地址的访问会使CPLD强行给DSP进行外部复位，且使复位后的引导状态为SCI引导状态。
[0015]本串口烧写方法实施的具体步骤如下:
[0016]I)安装软件
[0017]在TI 官网分别下载“sdf28xx_v3_3_serial.exe” 和 “setupCCSPl
[0018]atinum_v30322.exe”安装文件，先安装“sdf28xx_v3_3_serial.exe”，安装路径与ccs3.3安装路径相同；再安装SDFlash软件“setupCCSPl
[0019]atinum_v30322.exe”，安装路径与ccs3.3安装路径相同。
[0020]2)配置 sdopts.cfg 文件
[0021]用记事本方式打开windows的system32目录下〈sdopts.cfg>的文件并编辑。
[0022]在sdopts.cfg文件中“#End of sdopts.cfg”前增加如下串口烧写配置语句后并保存该文件。
[0023][EmulatorId = Cl]
[0024]EmuPortAddr = OxCl
[0025]EmuPortMode = RS232
[0026]EmuProductName = SERIAL_FLASH
[0027][Emulatorld = C2]
[0028]EmuPortAddr = 0xC2
[0029]EmuPortMode = RS232
[0030]EmuProductName = SERIAL_FLASH
[0031][Emu lator Id = C3]
[0032]EmuPortAddr = 0xC3
[0033]EmuPortMode = RS232
[0034]EmuProductName = SERIAL_FLASH
[0035][Emu lator Id = C4]
[0036]EmuPortAddr = 0xC4
[0037]EmuPortMode = RS232
[0038]EmuProductName = SERIAL_FLASH
[0039]3)连接线缆
[0040]利用串口线连接计算机与DSP，其串口形式可以是RS232或RS422全双工模式。
[0041]4)复位DSP芯片
[0042]DSP芯片选用TI公司的TMS320F2812，CPLD芯片选用ALTERA公司的EPM7064AETI44-7。首次烧写程序复位DSP可将电路板CPLD输出复位的引脚SCIRST/引出到外部，并在连接Ik上拉电阻。通过对其是否与地连接来给CPLD复位指令，控制DSP的复位。
[0043]使用以上复位方式完成首次串口烧写后，再次烧写时采用以下复位方式。在CPLD芯片外部做这样的电路，即DSP的芯片引导状态引脚接到CPLD的引脚上并连接4.7k上拉电阻，上电后通过PC机的串口向DSP发送复位命令，DSP接收正确的复位命令后将各个外设都置于安全的状态下对CPLD进行地址访问，此地址的访问会使CPLD强行给DSP进行外部复位，且使复位后的引导状态为SCI引导状态。
[0044]5)执行I)后生成“SDFlash.exe”安装文件，打开SDFlash.exe，安装路径为:D:\CCStud1_v3.3\specdig\sdflash\bin0
[0045]打开F2812SerialFlash.sdp工程。在project下的setting中进行如下设置:
[0046]其中Drives 项为:
[0047]D:\CCStud1_v3.3\specdig\sdflash\myprojects\sdf28xx_v3_3_serial\f2812\F281xRS232Flash.dll
[0048]其中Board项为:
[0049]D:\CCStud1_v3.3\specdig\sdflash\myprojects\sdf28xx_v3_3_serial\f2812\ccBrd028x.dat
[0050]其中Emulator项为:如连接的PC机串口为COMl则为Cl，如果COM2则为C2。
[0051]其中Algorithm 项为:
[0052]D:\CCStud1_v3.3\specdig\sdflash\myprojects\sdf28xx_v3_3_serial\f2812\F2812SerialFlash.0ut
[0053]其中User Opt1ns的第3项为波特率设置:
[0054]3表示19200 ；4表示波特率为9600 ；5表示4800 ；6表示2400。
[0055]其中Flash Data 项为:
[0056]D:\CCStud1_v3.3\specdig\sdflash\bin\2812flash, out
[0057]即为编译的用户程序flash.0ut。
[0058]设置完成后保存工程。等待烧写完毕后关电即可。
[0059]6)可以通过VC++程序在具体项目操控界面中添加“串口烧写DSP”按钮，在系统操控界面中点击“串口烧写DSP”按钮自动给DSP发送复位命令。同时关闭串口。等待烧写完毕后关电即可。
【主权项】
1.一种基于CPLD的新式工程易操作DSP串口烧写方法，其特征在于:包括下列步骤: 1)在CPLD的SCIRST/引脚外部接上拉电阻，在电路板上通过将该引脚与数字地短接，使电位变低直接给DSP进行SCI引导模式的复位； 2)DSP的芯片引导状态引脚接到CPLD的引脚上并连接4.7k上拉电阻，上电后通过PC机的串口向DSP发送复位命令，DSP接收正确的复位命令后将各个外设都置于安全的状态下对CPLD进行地址访问，此地址的访问会使CPLD强行给DSP进行外部复位，且使复位后的引导状态为SCI引导状态。
2.根据权利要求1所述的基于CPLD的新式工程易操作DSP串口烧写方法，其特征在于:所述的DSP为数字信号处理器TMS320F2812，CPLD为ALTERA公司的EPM7064AETI44-7。
3.根据权利要求1所述的基于CPLD的新式工程易操作DSP串口烧写方法，其特征在于:所述CPLD的配置方式，进行第一次内核程序烧写时在CPLD的SCIRST/引脚外部接上拉电阻，在电路板上通过将该引脚与数字地短接，使电位变低直接给DSP进行SCI引导模式的复位，烧写完内核程序后将DSP的芯片引导状态引脚接到CPLD的引脚上并连接4.7k上拉电阻，上电后通过PC机的串口向DSP发送复位命令，DSP接收正确的复位命令后将各个外设都置于安全的状态下对CPLD进行地址访问，此地址的访问会使CPLD强行给DSP进行外部复位，且使复位后的引导状态为SCI引导状态。
【专利摘要】一种基于CPLD的工程易操作DSP串行口烧写方法，包括下列步骤：1)在CPLD的SCIRST/引脚外部接上拉电阻，在电路板上通过将该引脚与数字地短接，使电位变低直接给DSP进行SCI引导模式的复位；2)DSP的芯片引导状态引脚接到CPLD的引脚上并连接4.7k上拉电阻，上电后通过PC机的串口向DSP发送复位命令，DSP接收正确的复位命令后将各个外设都置于安全的状态下对CPLD进行地址访问，此地址的访问会使CPLD强行给DSP进行外部复位，且使复位后的引导状态为SCI引导状态。它在工程上较容易实现，操作更方便，可以不使用DSP仿真器JTAG口对Flash存储器烧写内核程序即可实现。
【IPC分类】G06F9-445
【公开号】CN104536779
【申请号】CN201410751999
【发明人】邹林, 孟凡强, 商美霞, 吴长安
【申请人】河北汉光重工有限责任公司
【公开日】2015年4月22日
【申请日】2014年12月8日