主机辅助的存储块的压缩的制作方法

文档序号:8269379阅读:401来源:国知局
主机辅助的存储块的压缩的制作方法
【技术领域】
[0001]本发明整体涉及数据存储,并具体地涉及使用主机系统资源的存储器控制器。
【背景技术】
[0002]多种类型的存储器设备诸如闪存存储器使用模拟存储器单元的阵列来存储数据。每个模拟存储器单元均存储一定量的模拟值,也称为存储值,诸如电荷或电压。该模拟值表示存储在单元中的信息。例如,在闪存存储器中,每个模拟存储器单元保持一定量的电荷。可能的模拟值的范围通常被划分成多个区间,每个区间对应于一个或多个数据位值。通过写入与所期望的一个或多个位对应的标称模拟值来将数据写入模拟存储器单元。
[0003]通常称为单级单元(SLC)设备的一些存储器设备在每个存储器单元中存储单个信息位,即,可以对每个存储器单元进行编程以呈现两种可能的编程级。通常称为多级单元(MLC)设备的较高密度设备每存储器单元存储两位或更多位,即,可以对其进行编程以呈现不止两种可能的编程级。
[0004]例如,在2003年4月的IEEE论文集第91卷第4期第489-502页,由Bez等人在“Introduct1n to Flash Memory”中描述了闪存存储器设备,该文献以引用方式并入本文。例如,在美国纽约州纽约市召开的1996年IEEE国际电子设备会议(IEDM)的论文集第169-172 页,由 Eitan 等人在“Multilevel Flash Cells and their Trade-Offs”中描述了多级闪存单元和设备,该文献以引用方式并入本文。该论文比较了几种多级闪存单元,例如共接地、DINOR、AND、NOR 和 NAND 单元。
[0005]1999年9月21-24日在日本东京召开的1999年国际固态设备与材料(SSDM)研讨会,其论文集第 522-524 页,由 Eitan 等人在 “Can NROM, a 2-bit, Trapping Storage NVMCell, Give a Real Challenge to Floating Gate Cells ?”中描述了称为氮化物只读存储器(NROM)的另一种类型的模拟存储器单元,该文献以引用方式并入本文。2002年2月3-7日在美国加利福尼亚州旧金山市召开的2002年IEEE国际固态电路会议(ISSCC2002),其论文集第 100-101 页,由 Maayan 等人在 “A 512Mb NROM Flash Data Storage Memory with8MB/s Data Rate”中也描述了 NROM单元,该文献以引用方式并入本文。模拟存储器单元的其他示例性类型是浮栅(FG)单元、铁电RAM(FRAM)单元、磁性RAM(MRAM)单元、电荷擷取闪存(CTF)和相变狀1(?狀1,也称为相变存储器^^11)单元。例如,2004年5月16-19日,在塞尔维亚和黑山的尼斯召开的第24届关于微电子学的国际会议(MIEL),其论文集第I卷第 377-384 页,由 Kim 和 Koh 在 “Future Memory Technology including Emerging NewMemories”中描述了 FRAM、MRAM和PRAM单元,该文献以引用方式并入本文。

【发明内容】

[0006]本文描述的本发明的实施例提供了一种用于在系统中进行数据存储的方法,该系统包括主机和存储器控制器,该存储器控制器与主机分离并且将用于主机的数据存储在非易失性存储器中。该方法包括将来自非易失性存储器的一个或多个源块从存储器控制器传送至主机以用于压缩。通过将有效数据从源块复制到一个或多个目标块中而在主机中压缩源块。将目标块从主机传送至存储器控制器,并且由存储器控制器将目标块存储在非易失性存储器中。
[0007]在一些实施例中,传送源块包括将源块存储在主机的随机存取存储器(RAM)中,并且压缩源块包括使用主机的处理器来生成目标块并将该目标块存储在RAM中。在实施例中,复制有效数据包括执行从源块的读取操作的第一序列以及然后执行到目标块的写入操作的第二序列。
[0008]在所公开的实施例中,存储目标块包括更新逻辑到物理地址映射以指示目标块在非易失性存储器中的相应物理存储位置。在另一个实施例中,传送源块包括向主机发送用于识别有效数据的指示,并且压缩源块包括基于该指示从源块读取有效数据。在另选的实施例中,传送源块包括仅将来自源块的有效数据发送至主机。
[0009]在另一个实施例中,传送源块和目标块包括通过第一物理接口发送源块和目标块,该第一物理接口与用于在存储器控制器和主机之间交换存储器访问命令的第二物理接口是分离的。在另一个实施例中,传送源块和目标块包括在不由主机执行与源块和目标块的传送有关的任何操作的情况下,由存储器控制器发送源块并获取目标块。
[0010]在一些实施例中,传送源块和目标块包括通过公共物理接口发送源块和目标块,该公共物理接口还用于在存储器控制器和主机之间交换存储器访问命令。公共物理接口可符合NAND接口规范、微SDU SD)接口规范、嵌入式多媒体卡(eMMC)接口规范、通用闪存(UFS)接口规范、串行高级技术附件(SATA)接口规范、通用串行总线(USB)接口规范或外围组件互连(PCI)接口。
[0011 ] 在实施例中,传送源块和目标块包括:使用硬件信号,将对与存储器控制器交换信息的请求从存储器控制器发送至主机;以及响应于该请求,由主机发起至少一个源块或至少一个目标块的交换。在另一个实施例中,传送源块包括在从存储器控制器发送至主机的响应中发送源块,并且传送目标块包括在从主机发送至存储器控制器的一个或多个主机命令中发送目标块。
[0012]根据本发明的实施例,另外提供了包括第一接口、第二接口和处理器的数据存储装置。第一接口被配置为与非易失性存储器通信。第二接口被配置为与主机通信。处理器被配置为将来自非易失性存储器的一个或多个源块传送至主机以用于压缩、从主机接收通过将有效数据从源块复制到目标块中而在主机中生成的一个或多个目标块、以及将目标块存储在非易失性存储器中。
[0013]根据本发明的实施例,还提供了包括非易失性存储器、主机和存储器控制器的数据存储装置。非易失性存储器包括多个存储块。主机被配置为接收非易失性存储器的一个或多个源块以用于压缩,并且通过将有效数据从源块复制到一个或多个目标块中来压缩源块。存储器控制器被配置为选择用于压缩的源块、将源块传送至主机、从主机接收目标块并将目标块存储在非易失性存储器中。
[0014]通过下面的【具体实施方式】以及结合附图,将更全面地理解本发明,其中:
【附图说明】
[0015]图1为根据本发明实施例的示意性地示出数据存储系统的框图;
[0016]图2为根据本发明实施例的示意性地示出用于使用主机系统资源来将数据存储在非易失性存储器中的方法的流程图;
[0017]图3为根据本发明实施例的示意性地示出用于在主机处理器与存储器控制器之间交换信息的方法的流程图;并且
[0018]图4为根据本发明实施例的示意性地示出用于主机辅助的块压缩的方法的流程图。
【具体实施方式】
[0019]
[0020]在一些数据存储应用中,存储器控制器连接至主机系统并且将用于主机系统的数据存储在非易失性存储器中。例如,移动电话或媒体播放器可将数据存储在微安全数字(μ SD)卡、嵌入式多媒体卡(eMMC)或通用闪存(UFS)设备中。个人计算机可将数据存储在固态驱动器(SSD)中。在许多情况下,主机系统具有比存储器控制器的内部资源更多的硬件资源(例如,存储器空间和计算能力)。
[0021]下文所描述的本发明的实施例提供了用于数据存储的改进的方法和系统。在这些方法和系统中,存储器控制器使用主机系统的资源以便改进存储性能。
[0022]在一些实施例中,存储器控制器将用于主机的数据存储在非易失性存储器中,诸如闪存存储器中。此外,存储器控制器进行各种存储器管理任务,包括非易失性存储器的存储块的压缩。压缩过程还称为“垃圾收集”。压缩通常涉及选择包括有效数据和无效数据两者的一个或多个源块,以及仅将有效数据以压缩方式从源块复制到一个或多个目标块中。然后源块可用于擦除和重新使用。
[0023]在一些所公开的实施例中,存储器控制器选择用于压缩的源块,并且稍后将经压缩的目标块存储在非易失性存储器中,但实际压缩过程(即,将有效数据从源块复制到目标块)由主机执行。为了这个目的,存储器控制器和主机在其之间传送源块和目标块。
[0024]由于主机通常比存储器控制器具有更大的存储器空间以
当前第1页1 2 3 4 5 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1