一种适用于宽带接收机的新型数据缓存系统及其缓存方法
【技术领域】
[0001]本发明涉及一种适用于宽带接收机的新型数据缓存系统及其缓存方法，属于数据分析存储领域。
【背景技术】
[0002]通常情况下，在监测接收机中，往往要求设备能够捕获的信号的范围包括小到几百KHZ带宽，大到几十MHz带宽的信号。根据软件无线电的发展愿景，希望设备数字化程度能够越高越好，最好只需要一款天线外加一套纯数字化的接收机即可。但事实上由于目前数字器件基本只能工作在中频带宽，因此目前的接收机架构也是在天线与数据中频接收机间加入了射频接收机。射频接收机对天线接收到的信号进行下混频后再转换为数字信号送入中频处理器进行信号处理，并最终由可视化终端显示信号的各种特征。信号在量化为数字信号的过程中，也使得最终要求数字中频处理器能够处理的数据流带宽的变化范围从几MBps到几GBps变化。对于大带宽信号，可视化终端与中频处理器之间的接口往往是整个数据链路的带宽瓶颈，要实现大带宽或者超大带宽信号在中频处理器间的连续传输目前基本是不可能的。因此为了满足对大带宽信号的监测要求，往往需要在中频处理器中对信号进行缓存。目前对数据缓存常用的方法有采用SRAM和固态硬盘等，SRAM存取速度很快，但是单片容量很难做大，采用多片SRAM构成存储阵又会导致成本大大增加，固态硬盘虽然具有大数据容量的特点，但其数据带宽相对仍然较慢，不能满足大带宽超大带宽信号的数据速率读写要求。
【发明内容】
[0003]本发明的目的在于提供一种适用于宽带接收机的新型数据缓存系统及其缓存方法，解决现有中频处理器的数据缓存方法存在数据存取速度和数据存储容量之间矛盾的问题。
[0004]为了实现上述目的，本发明采用的技术方案如下:
一种适用于宽带接收机的新型数据缓存系统，包括控制器和与控制器进行数据传输的内存条，所述控制器包括用于接收中频处理器中其他逻辑模块发送的数据请求命令，并作出仲裁的主控逻辑模块，用于产生当前数据将写入的地址或当前数据将读出的地址的地址产生逻辑模块，用于执行数据请求命令后从内存条读出的当前数据进行缓存的接收缓冲区和将要写入内存条的当前数据进行缓存的发送缓冲区。
[0005]具体地，所述控制器采用可编程逻辑器件FPGA，所述内存条为DDR2内存条。
[0006]一种适用于宽带接收机的新型数据缓存系统的缓存方法，包括如下步骤:
(1)控制器接收中频处理器中其他逻辑模块发送的数据请求命令；
(2)控制器检测当前数据请求命令，并根据当前控制器的状态作出仲裁，最终决定当前要执行的数据请求命令；
(3)控制器根据仲裁后需执行的数据请求命令以当前数据的状态信息产生当前数据将写入的地址或当前数据将读出的地址；
(4)控制器产生符合内存条接口标准的控制信号，对内存条进行操作，将当前数据写入到内存条中指定地址或者从指定地址读出该当前数据。
[0007]进一步地，所述数据请求命令为写请求命令，或读请求命令，或同时要求读与写的读写请求命令。
[0008]更进一步地，所述步骤(I)中，控制器接收数据请求命令是控制器中的主控逻辑模块控制进行的。
[0009]再进一步地，所述步骤(3)中产生当前数据将写入的地址或当前数据将读出的地址是在控制器中的地址产生逻辑模块进行的。
[0010]再进一步地，所述步骤(4)中，若为写请求命令，控制器中主控逻辑模块发出控制信号将当前数据发送至发送缓冲区，再由发送缓冲区发送至内存条进行存储，若为读请求命令，控制器中主控逻辑模块发送控制信号至内存条，将当前数据从内存条中读出，并发送至接收缓冲区，由接收缓冲区再发送至中频处理器中其他逻辑模块。
[0011]与现有技术相比，本发明具有以下有益效果:
(I)本发明解决了数据存取速度与数据存储容量之间的矛盾，主要利用DDR2内存条以及可编程逻辑器件构成一个缓存空间，该缓存空间具有相对较大的存储空间，同时能够提供较大的数据读写带宽，能够满足大带宽及超大带宽信号的数据存储工作；并且还可以对该内存条的存储空间进行分配，满足多通道数据存取，以及小带宽数据连续传输和大带宽数据写入或者读出同时进行的要求。
[0012](2)本发明设计了一款针对DDR2内存条的控制器，该控制器对DDR2内存条的存储空间进行分配，并对外部的存储器件进行控制，使得各通道的数据能够正确地写入相应的存储空间中，并保证在数据读取的过程中能够正确读出相应通道的数据，该控制器实现的存储空间的逻辑划分，使得小带宽数据和大带宽数据，单通道数据与多通道数据均能够存储在同一物理介质上，在保证满足多种工作场景的需求的前提下，节省了宝贵的PCB面积、降低了可编程逻辑器件整体的资源消耗，降低了中频处理器板的复杂度并最终降低了生产成本。
[0013](3)本发明的控制器工作时，能够同时进行读写操作，并且能够分别出当前数据的类型，并根据数据类型将数据按照时域连续的原则存储在对应的连续数据存储区域，本发明不仅解决了中频处理器在处理大带宽信号时遭遇的两难境地，并且提供了一个非常简单明了的操作接口，为整个中频处理器的设计降低了设计复杂度。
【附图说明】
[0014]图1为本发明的工作流程图。
[0015]图2为本发明的系统框图。
【具体实施方式】
[0016]下面结合实施例及其附图，对本发明作进一步地详细说明，但本发明的实施方式不限于此。实施例
[0017]如图1所示，一种适用于宽带接收机的新型数据缓存方法，包括如下步骤:
(1)控制器接收中频处理器中其他逻辑模块发送的数据请求命令，该数据请求命令为写请求命令，或读请求命令，或同时要求读与写的读写请求命令；
(2)控制器检测当前数据请求命令，并根据当前控制器的状态作出仲裁，最终决定执行哪个数据请求命令；
(3)控制器中的地址产生逻辑模块根据仲裁后需执行的数据请求命令以当前数据的状态信息产生当前数据将写入的地址或当前数据将读出的地址，该地址是根据当前数据的信息以及地址逻辑对整个空间的记忆产生正确的地址；
(4)控制器最终产生符合内存条接口标准的控制信号，对内存条进行操作，将当前数据写入到内存条中指定地址或者从指定地址读出该当前数据。
[0018]控制器接收数据请求命令是控制器中的主控逻辑模块控制进行的。控制器采用可编程逻辑器件FPGA，内存条为DDR2内存条。
[0019]其中步骤(4)中，若为写请求命令，控制器中主控逻辑模块发出控制信号将当前数据发送至发送缓冲区，再由发送缓冲区发送至内存条进行存储，若为读请求命令，控制器中主控逻辑模块发送控制信号至内存条，将当前数据从内存条中读出，并发送至接收缓冲区，由接收缓冲区再发送至中频处理器中其他逻辑模块。
[0020]如图2所示，一种适用于宽带接收机的新型数据缓存系统，包括控制器和与控制器进行数据传输的内存条，该控制器内嵌于中频处理板上，该控制器包括用于接收中频处理器中其他逻辑模块发送的数据请求命令，并检测数据请求命令后作出仲裁的主控逻辑模块，用于产生当前数据将写入的地址或当前数据将读出的地址的地址产生逻辑模块，用于执行数据请求命令后从内存条读出的当前数据进行缓存的接收缓冲区和将要写入内存条的当前数据进行缓存的发送缓冲区。
[0021]根据上述实施例，就可以较好地实现本发明，基于上述结构设计的前提下，为解决同样的技术问题，即使在本发明上做出的一些无实质性的改动或润色，所采用的技术方案的实质仍然与本发明一样，故其也应当在本发明的保护范围内。
【主权项】
1.一种适用于宽带接收机的新型数据缓存系统，其特征在于，包括控制器和与控制器进行数据传输的内存条，所述控制器包括用于接收数据请求命令并作出仲裁的主控逻辑模块，用于产生当前数据将写入的地址或当前数据将读出的地址的地址产生逻辑模块，用于执行数据请求命令后从内存条读出的当前数据进行缓存的接收缓冲区和将要写入内存条的当前数据进行缓存的发送缓冲区。
2.根据权利要求1所述的一种适用于宽带接收机的新型数据缓存系统，其特征在于，所述控制器采用可编程逻辑器件FPGA，所述内存条为DDR2内存条。
3.根据权利要求1-2任意一项所述的一种适用于宽带接收机的新型数据缓存系统的缓存方法，其特征在于，包括如下步骤: (1)控制器接收数据请求命令； (2)控制器检测当前数据请求命令，并根据当前控制器的状态作出仲裁，最终决定当前要执行的数据请求命令； (3)控制器根据仲裁后需执行的数据请求命令以当前数据的状态信息产生当前数据将写入的地址或当前数据将读出的地址； (4)控制器产生符合内存条接口标准的控制信号，对内存条进行操作，将当前数据写入到内存条中指定地址或者从指定地址读出该当前数据。
4.根据权利要求3所述的一种适用于宽带接收机的新型数据缓存系统的缓存方法，其特征在于，所述数据请求命令为写请求命令，或读请求命令，或同时要求读与写的读写请求命令。
5.根据权利要求3所述的一种适用于宽带接收机的新型数据缓存系统的缓存方法，其特征在于，所述步骤(I)中，控制器接收数据请求命令是控制器中的主控逻辑模块控制进行的。
6.根据权利要求5所述的一种适用于宽带接收机的新型数据缓存系统的缓存方法，其特征在于，所述步骤(3)中产生当前数据将写入的地址或当前数据将读出的地址是在控制器中的地址产生逻辑模块进行的。
7.根据权利要求6所述的一种适用于宽带接收机的新型数据缓存系统的缓存方法，其特征在于，所述步骤(4)中，若为写请求命令，控制器中主控逻辑模块发出控制信号将当前数据发送至发送缓冲区，再由发送缓冲区发送至内存条进行存储，若为读请求命令，控制器中主控逻辑模块发送控制信号至内存条，将当前数据从内存条中读出，并发送至接收缓冲区，由接收缓冲区再发送至中频处理器中其他逻辑模块。
【专利摘要】本发明公开了一种适用于宽带接收机的新型数据缓存系统及其缓存方法。该缓存方法包括步骤：（1）控制器接收中频处理器中其他逻辑模块发送的数据请求命令；（2）控制器检测当前数据请求命令，并作出仲裁，决定当前要执行的数据请求命令；（3）控制器根据仲裁后需执行的数据请求命令产生当前数据将写入的地址或当前数据将读出的地址；（4）将当前数据写入到内存条中指定地址或者从指定地址读出该当前数据。本发明解决了数据存取速度与数据存储容量之间的矛盾，能够满足大带宽及超大带宽信号的数据存储工作；还可以对内存条的存储空间进行分配，满足多通道数据存取，以及小带宽数据连续传输和大带宽数据写入或者读出同时进行的要求。
【IPC分类】G06F12-08
【公开号】CN104657287
【申请号】CN201510074440
【发明人】蔡钦, 王东波, 鲜果, 胡佳尧
【申请人】成都大公博创信息技术有限公司
【公开日】2015年5月27日
【申请日】2015年2月12日