基于高速dsp的通信板的制作方法
【技术领域】
[0001]本发明涉及高速数据通信领域，更具体地，涉及一种基于高速DSP的通信板。
【背景技术】
[0002]现代通讯发展中，各式各样的数据通讯已经占据了重要地位；随着数据信号的成熟发展和大数据量处理需求的增加，对DSP技术的依赖性也越来越高。
[0003]在分布式系统中，分布式监控节点的设备在监测到数据以后，需要把数据传输到远程的服务监控终端(例如，工作站)进行进一步的分析。然而，如果各个节点中的至少一些所监测的数据量较大时，将会对分布式网络的数据传输带来极大的负荷。为了不对分布式数据传输造成阻塞，就需要设计出能够高速传输数据的通信板。
[0004]申请号为201010590964.8的中国发明专利公开一种FPGA通过DDR2接口与DSP通信的方法及装置。在此方法中，根据DDR2控制器的读写操作，从而通过DDR2接口代替原来的高速串行总线接口，实现FPGA与DSP的通信，降低数据传输实现成本。
[0005]申请号为201210401211.7的中国发明专利公开了一种基于乒乓机制的FPGA与DSP数据传输系统，包括双通道切换开关、FPGA、DSP和两存储器，通过FPGA控制双通道切换开关的开关状态，实现数据的交替存储和读取，节省等待时间，提高数据传输效率。
[0006]申请号为201210334228.4的中国实用新型专利公开了一种基于DSP和FPGA的高速数据采集处理系统，在该系统中，通过FPGA内部构建双口 RAM，再由DSP通过DMA的方式读取数据，实现数据的高速传输。
[0007]然而上述现有技术均采用不同类型的处理芯片，对时序的控制也较为复杂，而且即使提高了处理速度也可能因网络阻塞而导致数据传输效率下降。
【发明内容】
[0008]本发明为了在确保传输路径畅通的前提下实现高速数据传输，提供了一种基于高速DSP的通信板，包括:高速DSP芯片、电源芯片、存储芯片、通信芯片，所述高速DSP芯片和存储芯片均为多片，其中，所述各片高速DSP芯片中的至少一些以分时复用的方式对数据进行编码，并将编码后的数据轮流存储到多片存储芯片中的至少几个中，所述各片高速DSP芯片中的另一些的至少一部分用于监控网路负荷，且剩余的高速DSP芯片用于作为上述编码用的或上述监控用的DSP芯片的备用芯片。
[0009]进一步地，所述电源芯片采用4相模组电源。
[0010]进一步地，所述DSP芯片与所述存储芯片的数量相同。
[0011]进一步地，所述通信芯片为基于4G网络的通信芯片。
[0012]进一步地，所述存储芯片为flash芯片。
[0013]进一步地，所述高速DSP芯片采用TI公司的TMS320F2812芯片。
[0014]进一步地，所述基于高速DSP的通信板还包括定时刷新模块，用于刷新所述存储芯片。
[0015]进一步地，所述编码包括压缩。
[0016]本发明的有益效果是:采用分时复用的原理，对数据进行瀑布式处理，提高了数据在通信之前被编码的效率；另一方面，能够根据网络的负荷情况确定通信的目标，从而降低了高速数据传输过程中可能经常遇到的网络阻塞的发生概率。
【附图说明】
[0017]图1示出了电源芯片的电路原理图。
[0018]图2示出了 4片TMS320F2812芯片和4片flash芯片的数据信号连接示意图。
【具体实施方式】
[0019]根据本发明的一个实施例，基于高速DSP的通信板包括4片高速DSP芯片、I片电源芯片、4片存储芯片，以及I片通信芯片。图1示出了电源芯片的电路原理图，其中，电源芯片包括一个多相PWM控制芯片，8位的VID信号被输送给多相PWM控制芯片作为产生输出给高速DSP芯片的Vcore电压的基准。多相PWM控制芯片产生四路脉宽可调的方波，每相错开90度相位，送到四相的MOSFET驱动芯片去。驱动芯片受到方波的控制，以一定的间隔向上桥和下桥MOS管的栅极轮流送去方波，在一个周期的一定时间里上桥导通，另一段时间里下桥导通，电流分别经过上桥和下桥流过扼流圈，四相的电流合在一起，由滤波电容平滑就得到了输出的Vcore。当负载变化或者输出电压有偏差时，多相PWM控制芯片将监测到变化，相应地调整PWM方波信号的脉宽占空比，输出电压就受调节回到预定值。这样的电源芯片能够为本发明的高速处理提供稳定的电压，有助于维护工作器件的稳定性。
[0020]图2示出了 4片TMS320F2812芯片和4片flash芯片的数据信号连接示意图。高速DSP芯片I和高速DSP芯片2为对数据进行编码的高速DSP芯片；高速DSP芯片I分别连接flash芯片1、flash芯片2和flash芯片3，高速DSP芯片2分别连接flash芯片1、flash芯片3和flash芯片4。高速DSP芯片3为监控通信芯片的负荷的高速DSP芯片，且分别连接flash芯片Uflash芯片2和flash芯片3。高速DSP芯片4为向高速DSP芯片1-3提供冗余的高速DSP芯片，且分别连接flash芯片2和flash芯片4。
[0021]下面通过举例的方式详细说明本发明的上述分时复用的原理。多路复用器MUX根据计时器(未示出)的PWM时序控制4片高速DSP芯片的开启时序。该计时器输出的PWM时序的周期为TMS320F2812芯片的工作周期(根据其核心频率计算)的1/6。例如，PWM时序的周期为6T，则在O-1T期间，首先，MUX选通高速DSP芯片1，使该高速DSP芯片I处理O-1T期间输入到该通信板的数据，S卩，对输入的数据进行编码。在该DSP芯片I已经读取了此时间内输入的数据以后且尚处于其工作周期中时，一旦到达1T，则MUX选通高速DSP芯片3，使高速DSP芯片3在1T-2T期间监测通信芯片的负荷，即监测该通信芯片向哪些目标地址发送了数据，并获得其发送数据所采用的多个线程的工作状态。一旦到达2T，MUX就选通高速DSP芯片2，使得在2T-3T期间，使该高速DSP芯片2处理1T-3T期间输入到该通信板的数据，即，对输入的数据进行编码。一旦到达3T，MUX则选通高速DSP芯片4，使得在3T-4T期间，使该高速DSP芯片4处理3T-4T期间输入到该通信板的数据，即，对输入的数据进行编码。一旦到达4T，则MUX选通高速DSP芯片3，使高速DSP芯片3在4T-5T期间监测通信芯片的负荷，即监测该通信芯片向哪些目标地址发送了数据，并获得其发送数据所采用的多个线程的工作状态。一旦到达5T，MUX就选通高速DSP芯片2，使得在5T-6T期间，使该高速DSP芯片2处理4T-6T期间输入到该通信板的数据，即，对输入的数据进行编码。
[0022]经过上述6T这样的一个分时复用周期，每个高速DSP芯片都不会工作在超负荷状态，并且当上述分时复用周期多次重复，以处理被输入到该通信板的一组数据以后，各个高速DSP芯片的缓存都不会因数据量过大而出现处理器占用率过高、温度过热、整体数据编码能力下降的问题，从而提高了数据编码的速度和效率。
[0023]上述通信芯片的多个线程的工作状态将被保存到其他的存储单元(未示出)，例如SDRAM中。在处理完所述被输入到该通信板的一组数据以后，高速DSP芯片4，即为其他高速DSP芯片提供冗余和支援的芯片，将对SDRAM中存储的多组工作状态进行统计，查找其中超出阈值而仍然没有处理完的数据，将该组数据进行重新发送，并且如果有空余线程或距离目前时间最近的工作状态表明线程尚有被新开辟的可能，则可以利用该空余线程或新开辟一个传输线程，控制通信芯片进行该组被输入到该通信板的且刚被编码结束的一组数据的发送。
[0024]本领域技术人员清楚的是，根据本发明的其他实施例，所述的高速DSP芯片也可以互不相同或部分地相同。
[0025]优选地，所述基于高速DSP的通信板还包括定时刷新模块，用于刷新所述存储芯片。在上述示例性描述中，未示出该存储芯片，但本领域技术人员应当清楚的是，该刷新模块是不需要付出创造性劳动就能够得到的。
[0026]本发明中，所述编码包括压缩以及按照其他要求进行的格式转换，例如:进行H.264编码等。
[0027]以上应用具体个例对本发明的原理及实施方式进行了阐述，应该理解，以上实施方式只是用于帮助理解本发明，而不应理解为对本发明的限制。对于本领域的一般技术人员，依据本发明的思想，可以对上述【具体实施方式】进行变化。
【主权项】
1.一种基于高速DSP的通信板，包括:高速DSP芯片、电源芯片、存储芯片、通信芯片，其特征在于，所述高速DSP芯片和存储芯片均为多片，其中，所述各片高速DSP芯片中的至少一些以分时复用的方式对数据进行编码，并将编码后的数据轮流存储到多片存储芯片中的至少几个中，所述各片高速DSP芯片中的另一些的至少一部分用于监控网路负荷，且剩余的高速DSP芯片用于作为上述编码用的或上述监控用的DSP芯片的备用芯片。
2.根据权利要求1的基于高速DSP的通信板，其特征在于，所述电源芯片采用4相模组电源。
3.根据权利要求1的基于高速DSP的通信板，其特征在于，所述DSP芯片与所述存储芯片的数量相同。
4.根据权利要求1的基于高速DSP的通信板，其特征在于，所述通信芯片为基于4G网络的通信芯片。
5.根据权利要求1的基于高速DSP的通信板，其特征在于，所述存储芯片为flash芯片。
6.根据权利要求1的基于高速DSP的通信板，其特征在于，所述高速DSP芯片采用TI公司的TMS320F2812芯片。
7.根据权利要求1的基于高速DSP的通信板，其特征在于，所述基于高速DSP的通信板还包括定时刷新模块，用于刷新所述存储芯片。
8.根据权利要求1的基于高速DSP的通信板，其特征在于，所述编码包括压缩。
【专利摘要】本发明为了在确保传输路径畅通的前提下实现高速数据传输，提供了一种基于高速DSP的通信板，包括：高速DSP芯片、电源芯片、存储芯片、通信芯片，所述高速DSP芯片和存储芯片均为多片，其中，所述各片高速DSP芯片中的至少一些以分时复用的方式对数据进行编码，并将编码后的数据轮流存储到多片存储芯片中的至少几个中，所述各片高速DSP芯片中的另一些的至少一部分用于监控网路负荷，且剩余的高速DSP芯片用于作为上述编码用的或上述监控用的DSP芯片的备用芯片。本发明采用分时复用的原理，对数据进行瀑布式处理，提高了数据在通信之前被编码的效率；能够根据网络的负荷情况确定通信的目标，从而降低了高速数据传输过程中可能经常遇到的网络阻塞的发生概率。
【IPC分类】G06F13-16
【公开号】CN104679682
【申请号】CN201510118861
【发明人】陈元春, 江德智, 王红艳
【申请人】四川特伦特科技股份有限公司
【公开日】2015年6月3日
【申请日】2015年3月18日