一种基于SiP的可重构嵌入式计算机模块的制作方法
【技术领域】
[0001] 本发明涉及一种基于SiP的可重构嵌入式计算机模块，尤其适用于有小型化、轻 质化、高性能和高可靠需求的弹载武器系统。
【背景技术】
[0002] 随着导弹武器系统对导弹射程、机动能力、可靠性等方面需求的升级，导弹总体对 导弹系统的小型化、轻质化、高性能和高可靠的要求越来越高。
[0003] 在以往的设计中，采用封装好的器件搭建的计算机电路，占用了较大的印制板面 积和系统的体积，无法满足导弹系统小型化、微型化的发展趋势。
[0004] 采用SiP技术，不但可以使整个系统的设计复杂度较小，减少设计风险，降低开发 费用，还可以可大幅度降低系统的体积、功耗和重量，满足微型嵌入式系统在这方面的需 求；同时由于SiP采用裸片直接封装技术，芯片之间的连线很短，整个系统寄生电容和电阻 就很小，便于提高系统的性能；此外，SiP将系统PCB板的复杂布线移到封装内部，提高了系 统可靠性。
[0005] 在以往的设计中，FPGA已经广泛应用于弹载信号处理系统中，成为弹上计算机的 核心器件，然而其在环境中的可靠性设计是一个难题。一方面，FPGA软件可能受到外部空间 环境影响而产生各种问题，其导致的后果是严重的甚至是灾难性的；另一方面，当FPGA软 件本身存在设计缺陷或者由于武器系统改变应用需求时，若能实现不拆弹环境下FPGA软 件的更新升级，其软件系统的生命周期便可以得到延长，同时产生的经济效益也是不可估 量的。
[0006] 采用SiP技术实现FPGA的重构，既可以提高SiP模块的灵活性和通用性，满足系 统小型化、轻质化的要求，又可以简化测试流程，减少功耗，降低器件成本，同时提高了 FPGA 的资源利用率，降低器件的损坏率，增强了模块的可靠性；最主要的是通过FPGA可重构技 术，可以在不拆弹的情况下对FPGA进行升级；另外长期贮存需要一定的容错能力，通过可 重构技术可以在系统中备份多个版本，以备不时之需。
【发明内容】
[0007] 本发明的目的在于解决上述问题，提供一种基于SiP的可重构嵌入式计算机模 块，为系统小型化、轻质化、高性能和高可靠的需求提供解决方案。
[0008] 为了实现上述目的，本发明所采用的技术方案是：
[0009] 一种基于SiP的可重构嵌入式计算机模块，包括基于DSP的最小系统SiP模块， SiP模块包括DSP、FPGA、自举配置单元以及配置数据接口单元；其中，
[0010] FPGA，用于接收来自于PROM的配置数据或者经过DSP转换来自于自举配置单元的 配置数据；
[0011]自举配置单元，采用FLASH接口，保存预先装好的FPGA配置数据、多任务的配置数 据或备份的配置数据；
[0012] DSP包括配置信号发生单元和时序状态转换单元；
[0013] 配置信号发生单元，用于产生配置FPGA所需的配置数据和时序；
[0014] 时序状态转换单元，一方面实现FPGA配置方式的状态切换；另一方面将配置信号 发生单元产生的信号转换成FPGA配置接口所需的信号；
[0015] 配置数据接口单元，通过RS-422接口从弹上控制计算机接收FPGA配置数据；
[0016] DSP 的管脚 GP3、GP10、GP11、GP8、GP9 分别与 FPGA 的管脚 /PROGRAM、/CS、/WRITE、 /INIT以及DONE相连，DSP的管脚GP12、GP13和GP15均连接到FPGA的管脚M[0, 2]上；DSP 的管脚ADDRESS、DATA、/WE以及/OE对应连接到自举配置单元FLASH的对应管脚上。
[0017] 还包括另一个自举配置单元，该自举配置单元采用PROM接口，用于保存预先装好 的FPGA配置数据。
[0018] 所述配置数据接口单元包括4路RS-422A智能串行异步通讯接口，通过RS422通 讯接口实现外设与模块的通信。
[0019] 所述DSP的时序状态转换单元能够实现多种配置模式的切换，包括
[0020] 模式1 :默认状态，上电过程直接通过采用PROM接口的自举配置单元对FPGA进行 配置加载；
[0021] 模式2 :模式配置，上电过程直接通过采用FLASH接口的自举配置单元对FPGA进 行配置加载；
[0022] 模式3 :DSP实时接收弹上控制计算机传送的配置数据，在线更新FPGA数据。
[0023] 所述模式1，将FPGA的M0、Ml、M2模式配置引脚作下拉处理，FPGA上电后默认为 从PROM进行串行加载。
[0024] 所述模式2,上电后，DSP从采用FLASH接口的自举配置单元中读取预先装订好的 FPGA重构代码，通过对可配置I/O的控制实现对FPGA加载模式的配置，从而完成FPGA代码 重构。
[0025] 所述模式3，通过RS-422接口在线完成重构代码的传输，在线完成FPGA代码更新。
[0026] 所述FPGA代码重构采用Serial Master模式实现。
[0027] 与现有技术相比，本发明具有以下有益效果：
[0028] 1)该模块的功能与性能以及体系结构的确定是在多个型号任务的需求分析的基 础上进行的共性提炼，因此该模块在功能、性能上具有广泛的适用性。
[0029] 2)基于SiP的可重构嵌入式计算机模块采用DSP+FPGA体系架构，DSP易于实现复 杂控制逻辑或算法，FPGA易于实现规则算法和接口控制逻辑。利用DSP和FPGA可编程特 性可实现面对不同型号任务的不同需求，实现不同的控制算法和对不同外设的控制，该体 系结构有效提高了基于SiP的可重构嵌入式计算机模块的通用性和灵活性。
[0030] 3)基于SiP的可重构嵌入式计算机模块采用SIP技术，将DSP、FPGA、FLASH、RAM 裸芯集成在一个48mmX48mmX 6mm的腔体内。相比传统用已封装芯片构成的最小系统，体 积大大减小，同时由于SiP采用裸片直接封装技术，芯片之间的连线很短，整个系统寄生电 容和电阻很小，有效提高系统的性能，降低系统功耗；此外，SiP将系统PCB板的复杂布线 固化到封装内部，相比传统PCB布板的不确定性，提高了系统可靠性。可见，基于SiP的可 重构嵌入式计算机模块具有小型化、功能集成化、功耗低、可靠性高的优点。
[0031] 4)基于SiP的可重构嵌入式计算机模块采用全局可重构技术，即直接通过DSP片 外FLASH对FPGA进行配置加载（模式配置），或是通过DSP实时接收地面测试发控系统传 送的配置数据，对FPGA进行配置加载（模式配置）。该种模式，可实现在不拆弹的情况下对 FPGA进行更新升级或是实现在线测试和故障快速定位，有效提高了系统产品的可维护性。
[0032] 综上，本发明采用DSP+FPGA标准化体系结构，将FPGA可重构技术和SiP小型化封 装技术充分结合到了一起，不仅降低了功耗、减小了体积、提高了可靠性，同时由于其通用 性的设计，大大提高了此模块的应用范围，方便了后期的维护和升级。
【附图说明】
[0033] 图1为本发明的模块组成框图；
[0034] 图2为本发明逻辑关系不意图；
[00