设备控制器装置的制造方法
【技术领域】
[0001] 本发明涉及一种USB (Universal Serial Bus通用串行总线）外部设备控制器 装置，特别是涉及一种支持HSIC (High Speed Inter-chip高速芯片间互联USB)协议和 USB2. 0协议的设备控制器装置。
【背景技术】
[0002] USB最早是应用于PC (个人电脑）接口领域的技术，支持即插即用和热插拔功能。 近些年应用增长迅速，拓展到了更多消费类和便携类设备，成为主流应用接口标准。为了满 足应用的需求，USB标准的数据传输速率不断演进，USB2. 0达到480Mbps(兆位/秒)，USB3. 0 速率则更高。目前及未来几年，USB2. 0应用将和USB3. 0应用共同存在。
[0003] HSIC高速芯片间互联标准作为较新的一种USB接口标准，充分利用现有USB的基 础设施，而无需采用传统的USB电缆和插头；总体上采用数字接口，在同一印刷电路板或在 同一多芯片产品内完成芯片间信息的交流，达成互连，更容易成为其它协议的标准接口。例 如，HSIC USB (高速芯片间通用串行总线)可以用于尺寸小巧的PC机或智能手机内，连接内 嵌式的网络摄像头，闪存读卡器，wifi (Wireless Fidelity无线局域网）芯片等，HSIC还 可作为SIM (客户识别模块）卡和手机的传输接口。
[0004] HSIC兼容USB2. 0支持480Mbps速率，所以可以通过提供HSIC USB PHY (物理层） 来达成芯片间互连，并同时避免采用传统USB2. OPHY内所使用的电缆和模拟部件。这种标 准可以运行在较低的CMOS电平下，而且接口相当简单--只有2根导线。这一标准还能 通过避免采用模拟元器件而节省功耗、最大程度地降低成本，并有助于降低风险。HSIC从 2008年开始应用于设计领域。
[0005] USB硬件结构分为主机，集线器，和功能设备。对于USB2. 0的功能设备，UTMI (USB2. OTransceiver Macrocell Interface USB2.0 收发器宏单兀接口）接口标准用于降 低设备芯片开发的难度，缩短产品的设计周期，降低风险，它标准化USB PHY模块和USB设 备控制器模块接口。
[0006] PHY 模块又被称作 USB2. OTransceiver Macrocell (USB2. 0 收发器宏单兀)，用于 处理高速物理层信号协议。USB设备控制器模块又称为SIE( the Serial Interface Engine 串行接口引擎)，用于处理USB链路层协议。UTMI协议是针对USB2.0的信号特点进行定义 的，分为8位或16位数据接口，其中的Iinestate (线状态）信号用于反映物理总线状态， 用于USB设备控制器模块控制整个USB协议状态。
【发明内容】
[0007] 本发明要解决的技术问题是提供一种设备控制器装置，支持HSIC协议和USB2. 0 协议，能够最大程度地降低设计加入成本，并且具有足够的灵活性。
[0008] 为解决上述技术问题，本发明的设备控制器装置，包括：
[0009] 一 USB协议数据处理模块，用于选择工作在USB2. 0模式或者HSIC模式；
[0010] 一端点控制模块，与所述USB协议数据处理模块相连接，用于处理设备内部多个 端点的地址译码；
[0011] 一寄存器控制模块，与所述USB协议数据处理模块，端点控制模块相连接，用于寄 存设备的ARM CPU根据链路层协议配置的各寄存器参数；
[0012] 一 AMBA (先进微控器总线架构 ARM Limited 公司的 Advanced Micro-Controller Bus Architecture)总线的从设备总线模块，与所述寄存器控制模块相连接，并通过AMBA总 线与设备的ARM (Advanced RISC Machines先进简化指令集计算机机器)CPU相连接，用于 所述ARM CPU根据链路层协议对所述寄存器控制模块中的各寄存器进行参数配置；
[0013] 一标准ΠΜΙ总线，用于连接USB2. 0物理层模块或HSIC物理层模块。
[0014] 本发明既支持USB2. 0协议，也支持HSIC协议；通过标准UTMI接口，可连接USB2. 0 物理层模块或者HSIC物理层模块，极大的降低了设计，集成，验证的成本；而且具有足够的 灵活性，适于在未来产品上复用，能满足不同应用场景的需求，节省时间和资本。
【附图说明】
[0015] 下面结合附图与【具体实施方式】对本发明作进一步详细的说明：
[0016] 图1是所述设备控制器装置与HSIC物理层模块连接的原理框图；
[0017] 图2是所述设备控制器装置与USB2. 0物理层模块连接的原理框图；
[0018] 图3是图1、2中USB协议数据处理模块框图；
[0019] 图4是图1、2中寄存器控制模块原理框图；
[0020] 图5是图1、2中RAM接口控制模块原理框图。
【具体实施方式】
[0021] 图1是所述设备控制器装置与HSIC物理层模块连接，支持HSIC协议，工作在HSIC 模式的原理框图。
[0022] 图2是所述设备控制器装置与USB2. 0物理层模块连接，支持USB2. 0协议，工作在 USB2. 0模式的原理框图。
[0023] 结合图1、2所示，所述设备控制器装置在下面的实施例中，包括：
[0024] - USB协议数据处理模块，用于选择工作在USB2. 0模式或者HSIC模式；基于UTMI 接口的USB不同类型包的包识别接收、组包发送以及相应的CRC (循环冗余校验码）校验； 实现USB功耗管理协议的状态机等。所述USB不同类型包包括令牌包、数据包、握手包和专 用包。
[0025] -端点控制模块，与所述USB协议数据处理模块和RAM接口控制模块相连接，用于 处理设备内部多个端点的地址译码；依据当前主机选中的传输端点类型，根据不同传输端 点类型传输协议和寄存器控制模块的控制指令进行对应端点不同类型包的接收和发送处 理，产生用于寄存器控制模块的中断标志和其它标志，产生用于RAM接口控制模块的读写 控制和数据准备。所述传输端点类型，包括：控制端点、批量传输端点、中断传输端点和同 步传输端点。所述其它标志包括接收到来自主机的包的长度，发送接收包个数指示，帧号指 /Jn 〇
[0026] - RAM接口控制模块，与所述端点控制模块相连接，用于外挂大容量RAM,便于系 统级节省存储空间，做到存储单元在系统级集成时复用，对16比特存储器接口可做到按字 节连续存储。
[0027] -寄存器控制模块，与所述USB协议数据处理模块，端点控制模块和RAM接口控制 模块相连接，用于寄存设备的ARM CPU根据链路层协议配置的各寄存器参数。
[0028] 一 AMBA总线的从设备总线模块，与所述寄存器控制模块相连接，并通过AMBA总线 与设备的ARM CPU相连接，用于所述ARM CPU根据链路层协议对所述寄存器控制模块中的 各寄存器进行参数配置。
[0029] 一标准ΠΜΙ总线，用于连接USB2. OPHY模块或HSIC PHY模块。所述ΠΜΙ总线， 包括ΠΜΙ控制总线和ΠΜΙ数据总线。ΠΜΙ控制总线包括：时钟（elk)、reset (复位)、 opmode [1 :0](操作模式)、tevrselect (终端选择）、xcvrselect (收发机选择）和 suspendm (挂起)。
[0030] 所述USB协议数据处理模块，可以由外部ARM CPU采用软件通过AMBA总线进行配 置，选择工作在USB2. 0模式或者HSIC模式。例如可以通过AMBA总线定义USB协议数据处 理模块中的模式控制器的模式选择信号，〇表不USB2. 0模式，1表不HSIC模式，或者反之。 所述AMBA总线，包括AHB (先进高性能总线）总线或APB (先进设备总线）总线。
[0031] 所述USB协议数据处理模