电子器件的在线设计验证的制作方法
【技术领域】
[0001]本发明的实施例总体涉及设计并测试电子器件。更具体地，本发明的示例实施例涉及用于验证集成电路和其他电子器件的设计的系统和方法。
【背景技术】
[0002]自动测试设备(ATE)包括可操作来在半导体器件(例如，集成电路(IC)芯片)上执行高速测试的装置。该测试被实施以核查存储器、逻辑和其他IC器件在其开发、加工、制造和生成过程中以及在其开发、加工、制造和生成过程之后能正常运转。在其开发过程中，设计师、工程师以及半导体技术领域的其他技术人员使用电子设计自动化(EDA)和/或仿真工具来生成在ATE上运行的测试模式。
[0003]测试模式包括具体的数据信号序列，ATE 一般将这些具体的数据信号序列输入到多个IC被测器件(DUT)。每个具体的数据信号序列被生成以激励或诱发来自DUT的特定响应输出，ATE对来自DUT的特定响应输出进行监控和评估以表征每个DUT的一个或多个方面或特征。该测试可以包括多个专门生成的测试模式，并且跨多次迭代、重复和/或生成，基于DUT的设计，每次迭代、重复和/或生成具有各种测试重点和测试模式。
[0004]例如，开发存储器和其他IC器件可以包括多个EDA阶段。初始高级算法和行为合成之后可以是将抽象逻辑语言人工翻译为逻辑门和/或存储器单元的离散网表、原理图捕获以及布局。然后执行以下各项:器件级或“晶体管”、布尔级以及高级架构仿真阶段，计时，硬件和内部电路仿真，计算机辅助设计(CAD)仿真，之后是分析、功能验证以及操作评估。
[0005]在开发存储器和其他IC器件时，设计师使用EDA或仿真工具来生成检查特定器件的特定特征、特点或行为所需要的特定测试模型，并且由设计组在文件服务器中存储与所生成的测试模式相关联的文件。在某些时候，存储在文件服务器中的设计师的测试模式被传送至测试工程组中的工程师以供验证，其中，由设计师提出并存储的测试模式被转换为格式，这些格式后续被ATE读取。
[0006]例如，图1描绘出通过常规方法传送测试模式的典型途径10。在合成存储器和其他IC器件的高级行为和算法设计后，设计师将与高级设计相关联的抽象逻辑语言翻译为离散的门和单元的网表以及相关的原理图、布局和/或其他表示方法，并且开发用于验证所翻译的设计的测试模式。在这些开发阶段期间，由设计师开发的与各种EDA相关的文件通常被存储在设计组本地的设计数据库11中，并且从设计数据库11中访问这些与各种EDA相关的文件。
[0007]这些文件可以包括用于对设计进行抽象和翻译的各种格式。随着持续进行设计开发和求精，存储在这些文件中的数据量增长并且可以演变为分支、序列和版本。为实现对设计的验证，与EDA相关的文件通常被传送至工程数据库12。于是工程师可能面对从数据库11导出的采用各种格式的大量文件。这些文件格式可以包括以图形语言(例如，GUGDSII等)、源代码(例如，W等)、硬件描述性语言(例如，Verilog和相关联的语言(例如，VCD、VHDL或“VHSIC-HDL”、HDL等))以及测试接口语言(例如，STIL)写入的数据。
[0008]工程师和相关联的测试技术人员访问存储于工程数据库12中的文件，并且可以解译或使用这些数据进行编译或生成任意数目的自动测试文件或“ATE”文件，这些文件能够由ATE环境进行读取，并且被存储在测试数据库13中。ATE装置15可操作来从数据库13访问所存储的ATE文件，并且在多个相似的DUT上可编程地控制或运行单个或一系列相关联的测试模式序列或群组。在ATE 15在DUT 14上运行测试后，与测试结果相关的数据16被返回至设计数据库11，在设计数据库11中，数据16可以被访问并被评估来完成一次、单次迭代。
[0009]在如上讨论的所生成、所存储、所传递、所转换的每件事物现在平稳平稳地并且根据计划、提案和预期来运行的情况下，所转换的测试模式然后可以被下载至ATE的测试硬件部件中，随后被读取和运行。然后测试结果数据可以被发送回设计师以供解译和评估，于是完成了用于调试测试模式和/或基于该测试模式的DUT的单次迭代。此时，用于验证IC设计的常规处理循环返回至起始点。
[0010]在设计组的起始点处，用于开发IC器件的处理循环然后开始后续的迭代。该常规方法需要在线处理和离线处理二者，并且该常规方法的重复迭代特点向IC器件设计的开发过程添加了显著延时(几天至几周)和成本，并且使得常规处理效率低下并且容易产生误差。而且，(例如，跨潜在网络或实体边界)在半导体技术人员的各个工作组之间来回重复发送测试模式和测试结果存在使得设计安全性和相关的知识产权可能大打折扣的多个阶段或机会。
[0011]本部分所描述的方法可以但不一定是先前设想或从事的。除非另有指示，否则所提及的方法(或与其相关地标识的问题)不应当仅通过被包含在本部分中而被假设为承认或认为属于任何所谓现有技术。
【发明内容】
[0012]降低用于验证电子器件设计实现方式的测试时间、花费和工作量将是有用的。因此，流线化、简化并且平稳设计实现人员在进行开发的同时测试其电子器件设计实现方式的能力也将十分有用。此外，设计实现人员精制(craft)用于验证同时期的设计开发的测试模式也十分有用，这些测试模式可以在多个电子被测器件(DUT)上基本上即时(on-the-fly)地被运行。
[0013]本发明的示例实施例降低了用于验证电子器件设计实现方式的测试时间、花费和工作量。示例实施例还流线化、简化并且平稳了设计实现人员在进行开发的同时测试其电子器件设计实现方式的能力。此外，示例实施例允许设计实现人员创建用于验证同时期的设计开发的测试模式，这些测试模式可以在多个电子DUT上基本上即时地被运行。
[0014]本发明的示例实施例涉及用于测试多个电子DUT的计算机实现的方法。该方法包括利用相关电子设计自动化(EDA)工具(例如，采用其本机格式)生成设计测试模式。因此，命令和/或指令还可以被发送至ATE，可以在设计环境内利用这些命令和/或指令控制ATEo所生成的设计测试模式通过通信管线被直接发送至相关自动测试设备(ATE)装置。该ATE装置可操作来测试多个电子DUT。
[0015]在接收后，ATE运行设计相关的命令、实现设计相关的指令和/或将所发送的设计测试模式转换为可由ATE装置直接运行的测试模式的格式或实例。ATE装置基于可运行的测试模式将测试信号输入至多个电子DUT中的每个电子DUT。ATE装置然后从多个电子DUT中的每个电子DUT接收基于所输入的测试信号的测试结果，并且将所接收的测试结果返回至EDA工具，该EDA工具然后可以计算或处理对这些测试结果的评估。
[0016]可以实现这样的示例实施例，其中，通信管线包括基于UNIX的通道或支持计算机之间进行数据交换的操作系统(包括诸如TCL-TK、Perl, Python等之类的脚本语言)。基于UNIX的通道可以包括套接字、叉形指令(fork)和/或管道(pipe)。通信管线可以包括分组交换网络。分组交换网络可以包括服务器程序和客户端程序，该服务器程序可操作来将一个或多个相关联的客户端指向ATE装置，客户端程序包括EDA工具并且可操作来与服务器交换数据信号。
[0017]服务器程序可以包括多个接口，这些接口可操作来与客户端程序交换数据信号，其中，ATE装置可操作来将所发送的设计测试模式转换为测试模式的可运行实例。在从多个电子DUT接收到相应的测试结果后，服务器程序可操作来将所接收的测试结果返回至客户端程序。
[0018]服务器程序的操作或客户端程序的操作是相对的并且是可互换的。因此，服务器程序和客户端程序可以选择性地、可选地和/或自由地切换角色。
[0019]创建可直接运行的测试模式可以包括:基于与客户端交换数据信号，即时生成参数化测试模式或非参数化测试模式中的一个或多个。
[0020]计算机实现的处理还可以包括针对操作系统(OS)定义规则集(例如，UNIX语法、与(例如，TCL-TK、Perl、Python的)脚本语言相关联的语法和/或联网协议(例如，TCP/IP))以用于发送所生成的设计测试模式并且返回所接收的测试结果。通信管线被开启，在该通信管线中、根据所定义的规则集来执行发送和接收。
[0021]为传输效率或速率并且为节约带宽，发送所生成的设计测试模式可以包括对所生成的设计测试模式进行压缩。因而，将所发送的设计测试模式转换为可由ATE装置直接运行的测试模式的格式或实例涉及对经压缩的设计测试模式进行解压缩。
[0022]示例实施例还涉及基于计算机的通信或测试系统，基于计算机的通信或测试系统包括处理器和非易失性数据存储介质(例如，存储器、驱动器、寄存器、缓冲器等)。其他示例实施例也涉及非易失性数据存储介质。非易失性数据存储介质包括被有形地存储于其中的指令，当这些指令被一个或多个计算机系统处理器运行时，使得这一个或多个处理器执行或控制用于测试多个电子DUT的处理方法。
[0023]因此，本发明的示例实施例降低了用于验证电子器件设计实现方式的测试时间、花费和工作量。示例实施例还流线化、简化并且平稳了设计实现人员在进行开发的同时测试其电子器件设计实现方式的能力。此外，示例实施例允许设计实现人员创建用于验证同时期的设计开发的测试模式，这些测试模式可以在多个电子DUT上基本上即时地被运行。
【附图说明】