保护在处理器封装之间的数据传输的制作方法
【专利说明】保护在处理器封装之间的数据传输
[0001] 背景
[0002] 1 ?领域
[0003] 本公开内容涉及信息处理的领域，且尤其涉及信息处理系统中的安全的领域。
[0004] 2.相关领域的描述
[0005] 恶意攻击是对信息处理系统的安全的严重威胁。已经开发了多种技术来防止这些 攻击，但是随着信息处理系统开发的继续，还需要更多技术。
[0006] 附图简述
[0007] 作为示例而非限制在附图中阐释本发明。
[0008] 图1阐释一种系统，其中根据本发明的一种实施例在处理器封装之间的数据传输 可以受到保护。
[0009] 图2阐释根据本发明的一种实施例的处理器。
[0010] 图3阐释根据本发明的一种实施例的加密委托代理（encryptionproxyagent)。 [0011] 图4阐释根据本发明的一种实施例用于保护在处理器封装之间的数据传输的方 法。
[0012] 详细描述
[0013] 描述用于保护在处理器封装之间的数据传输的发明的各实施例。在本描述中，可 以陈述诸如组件和系统配置之类的众多特定细节，以便提供对本发明的更透彻的理解。然 而，本领域中的技术人员应明白，无需这样的特定细节就可以实践本发明。另外，没有详细 示出一些众所周知的结构、电路和其他特征，以免不必要地模糊本发明。
[0014] 在下列描述中，对" 一个实施例"、"实施例"、"示例实施例"、"各种实施例"等等的 引用表示这样描述的本发明的（多个）实施例可以包括具体的特征、结构或特性，但是多于 一种实施例可以包括且并非每一实施例必定包括这些具体的特征、结构或特性。进一步，一 些实施例可以拥有针对其他实施例所描述的特征中的一些、全部，或者没有这些特征。
[0015] 如权利要求中所使用的，除非另外指出，否则，使用顺序形容词"第一"、"第二"、 "第三"等等来描述元素仅仅表示提及元素的具体实例或类似元素的不同实例，且不旨在暗 示这样描述的元素必须遵守具体的序列，无论是时间上、空间上、排名上还是以任何其他方 式。
[0016] 图1阐释系统100,系统100是本发明的一种实施例可以在其中出现和/或操作的 信息处理系统。系统100可以表示任何类型的信息处理系统，例如服务器、台式计算机、便 携式计算机、机顶盒、手持式设备或嵌入式控制系统。系统100包括处理器封装110、封装间 链路（inter-packagelink) 120、处理器封装130、存储器接口 140、系统存储器150和信息 存储设备160。处理器封装110和处理器封装130通过封装间链路120相互耦合。处理器 封装130和系统存储器150通过存储器接口 140相互耦合。实施本发明的系统可以包括任 何数量的这些组件和任何其他组件或其他元素中的每一种，例如信息存储设备、外围设备 和输入/输出设备。除非另外指出，这一系统实施例或任何系统实施例中的组件或其他元 素中的任何或全部，例如存储设备160,可以通过任何数量的总线、点对点或其他有线或无 线接口或连接来连接、耦合或以另外方式相互通信。
[0017] 处理器封装110可以包括被封装在单个封装内的一个或多个处理器，其中的每一 个都可以包括以任何组合的多个线程和/或多个执行核。每一处理器可以是任何类型的 处理器，包括通用微处理器，例如英特尔?Core?处理器系列、英特尔?Atom?处理器系 列、或来自英特尔?公司的其他处理器系列中的处理器，或者是来自另一公司的另一处理 器、或专用处理器或微控制器。
[0018] 处理器封装110包括缓存代理（cachingagent) 111、高速缓冲存储器（cache memory) 112、存储器控制器113、加密委托代理114和链路单元115。缓存代理111可以表 示上面所陈述的任何处理器，在这一实施例中它充当用于本描述的目的的缓存代理。高速 缓冲存储器112可以表示系统100的存储器分层结构中以静态随机存取存储器或任何其他 存储器技术实现的任何一级或多级高速缓冲存储器。高速缓冲存储器112可以包括根据在 信息处理系统中缓存的任何已知方法的、专用于在处理器封装110内的任何一个或多个执 行核或处理器或者在它们当中共享的高速缓冲存储器的任何组合。
[0019] 加密委托代理114可以包括执行一种或多种加密算法和相应的解密算法的任何 逻辑、电路或其他硬件。链路单元115可以包括处理器封装110可以借助其通过点对点链 路与系统100中的另一处理器封装通信的任何电路或其他硬件。
[0020] 封装间链路120可以表示点对点接口，它可以是根据任何系统互连架构的互连织 物中的点对点链路，例如英特尔?快速通道互连，或者在于2012年10月22日提交的、标题 为"用于高性能互连架构的方法、装置、系统（Apparatus，SystemforaHighPerformance InterconnectArchitecture) "的共同待决的美国专利申请第61/717, 091号中描述的高性 能互连的实施例，该专利申请通过引用合并于此。根据任何这样的架构的协议，可以在分组 中把数据、控制信息或其他信息从处理器封装110传输或发送给处理器封装130。
[0021] 处理器封装130包括归属代理131、高速缓冲存储器132、存储器控制器133、加密 委托代理134和链路单元135。归属代理131可以表示上面所陈述的任何处理器。在这一 实施例中它充当用于本描述的目的的归属代理。高速缓冲存储器132可以表示系统100的 存储器分层结构中以静态随机存取存储器或任何其他存储器技术实现的任何一级或多级 高速缓冲存储器。高速缓冲存储器132可以包括根据在信息处理系统中缓存的任何已知方 法的、专用于在处理器封装130内的任何一个或多个执行核或处理器或者在它们当中共享 的高速缓冲存储器的任何组合。
[0022] 加密委托代理134可以包括执行一种或多种加密算法和相应的解密算法并且提 供下面描述的其他功能的任何逻辑、电路或其他硬件。链路单元135可以包括处理器封装 130可以借助其通过点对点链路与系统100中的另一处理器封装通信的任何电路或其他硬 件。
[0023] 存储器接口 140可以表示在存储器和处理器之间的任何类型的接口。系统存储器 150可以包括可由处理器110和/或130访问的动态随机存取存储器和/或任何其他类型 的介质，且可以被用来存储由处理器110、处理器130和/或任何其他组件使用或产生的数 据和/或指令。存储器接口 140被示出为处于处理器封装130和系统存储器150之间；然 而，系统存储器150可以表示更大的系统存储器的一部分，其中可以通过存储器接口 140把 该部分本地附加到处理器封装130。类似地，也可以通过存储器接口 140和/或未示出的 另一存储器接口把更大的系统存储器的一部分本地附加到处理器封装110。信息存储设备 160可以表示任何类型的非易失性信息存储设备，例如哈希存储器或硬盘驱动器。
[0024] 图1也阐释安全软件模块116和136,它们可以是分别在缓存代理111和归属代 理131上或者在其中运行、执行、加载或出现的安全软件或固件。安全软件模块116可以用 密钥编程加密委托代理114,且安全软件模块136可以用相同的或相应的密钥编程加密委 托代理134,以使得加密委托代理134可以解密由加密委托代理114加密的数据，且反之亦 然。在本发明的范围内可以使用任何类型的密钥或密钥。本发明的各实施例可以包括使用 由安全软件模块提供的第一密钥或其他数据来导出用于加密和解密的第二密钥。
[0025] 图2阐释处理器200,处理器200的实施例可以充当缓存代理111，且缓存代理111 的实施例可以充当系统100中的归属代理131。处理器200可以包括指令单元210、执行单 元220、处理器存储230、处理器控制单元240和安全飞地（enclave)单元250。处理器200 也可以包括图2中未示出的任何其他电路、结构或逻辑。例如，分别可以充当高速缓冲存 储器112或132、存储器控制器113或133、加密委托代理114或134以