0b转换部140以及第二8bl0b转换部150将随机数的数据LFSRout [15:0]转换为转换数据8bl0bout。
[0089]如A5所示，选择器160在例如计数值count40为34、35时选择了数位位置(bitposit1n:数位位置)为17的位。由于数位位置被指定于O?19中，因此数位位置17为从LSB (最低有效位)侧起的第18位，从而控制数据CTL成为O。如A6所示，时钟齿轮选择寄存器180的设定值cgear_r_in[l:0]为O时，如A7所示，时钟齿轮输出部170将设定值cgear_r_out [I:0] = O 输出。
[0090]如AS所示，根据下一个的数位位置18 (从LSB (最低有效位)侧的第19位)而使控制数据CTL成为“I”。如A9所示，时钟齿轮输出部170输出设定值Cgear_r_out[l:0]=1设定值cgear_r_out[l:0]从O变化为I是在AlO所示的时钟信号CK_CPU的上升中。在其下一次的All所示的上升中，时钟生成部190对频率比进行转换。即，时钟信号CK_CPU的周期实际地改变是控制数据CTL的逻辑电平发生改变的I个时钟后。
[0091]5.电子设备
[0092]图9与图10为表示能够适用于本实施方式的微型计算机的电子设备的结构示例图。另外，以下虽然以适用于安全盾的情形为示例进行了说明，但是其并不限定于此，本实施方式的微型计算机能够适用各种电子设备。
[0093]电子设备200包括，显示部210、微型计算机220 (集積电路装置)、操作部230、存储部240、通信部250。
[0094]微型计算机220在用户对电子设备200实施指定的操作时，对一次性密码等的安全信息进行计算，并将该安全信息显示在显示部210中。
[0095]例如，在采用实施与服务器的同步的安全盾的情况下，当用户以接触或非接触的通信方式将终端与电子设备200连接时，通信部250与终端进行通信并从服务器中取得例如密钥信息，微型计算机220使用该密钥信息从而对安全信息进行计算。
[0096]或者，在采用单独发送安全信息的安全盾的情况下，在存储部240中存储有例如公共密钥信息，当用户对操作部230进行操作时(例如按押按钮)，微型计算机220从存储部240中读取出公共密钥信息，并使用该公共密钥信息而对安全信息进行计算。
[0097]另外，虽然对如上所述的本实施方式进行了详细的说明，但是本领域技术人员应该能够容易地理解根据本发明的新项目以及效果而得出的不超出实体范围的众多的变形。因此，此种变形例全部被包含于本发明的范围中。例如，在说明书或附图中，至少一次地以更广义或同义的不同的表述而共同被记载的表述，能够在说明书或附图中的任意位置处被置换为该不同的表述。此外本实施方式以及变形例的整体的组合，也被包含于本发明的范围中。此外时钟供给部、控制数据生成部、CPU、微型计算机、电子设备的结构以及工作等也并不限定于本实施方式中所说明的这样，也可以实施各种变形。
[0098]符号说明
[0099]10时钟供给部；20控制数据生成部；21随机数产生部；
[0100]22 代码转换部；30 CPU ；40 ROM ；50 RAM ；60 总线；
[0101]70总线控制单元；110开关控制寄存器；
[0102]130分频部；140第一 8bl0b转换部；
[0103]150第二 8bl0b转换部；160选择器；
[0104]170时钟齿轮输出部；180时钟齿轮选择寄存器；
[0105]190时钟生成部；200电子设备；210显示部；
[0106]220微型计算机；230操作部；240存储部；
[0107]250通信部；CK_CPU、CK_SYS时钟信号；CTL控制数据；
[0108]IDD消耗电流。
【主权项】
1.一种微型计算机，其特征在于，包括: 处理部，其实施指令处理； 控制数据生成部，其生成使所述指令处理的工作时机发生变化的控制数据， 所述控制数据生成部具有: 随机数产生部，其产生随机数数据； 代码转换部，其对所述随机数数据进行加工，从而以使同一逻辑的位不会连续产生预定个的方式生成所述控制数据， 所述处理部根据所述控制数据而实施所述工作时机发生变化的所述指令处理。
2.如权利要求1所述的微型计算机，其特征在于， 所述随机数产生部产生η位的随机数数据，其中，η为自然数，且2 ( η， 所述代码转换部以同一逻辑的位不会连续产生j位的方式对所述随机数数据进行加工，从而生成m位的所述控制数据，其中，j为自然数，且2 < j < n，m为自然数，且η < m。
3.如权利要求1或2所述的微型计算机，其特征在于， 包括时钟供给部，所述时钟供给部将根据所述控制数据而使周期发生了变化的时钟信号供给至所述处理部， 所述处理部通过根据来自所述时钟供给部的所述时钟信号而实施所述指令处理，从而使所述指令处理的所述工作时机发生变化。
4.如权利要求3所述的微型计算机，其特征在于， 所述时钟供给部在所述控制数据为第一逻辑电平时使所述时钟信号的周期增加。
5.如权利要求1或2所述的微型计算机，其特征在于， 所述代码转换部包括8bl0b转换部，所述8bl0b转换部通过以8bl0b方式而对所述随机数数据进行转换，从而以同一逻辑的位不会连续产生预定个的方式生成所述控制数据。
6.如权利要求1所述的微型计算机，其特征在于， 所述随机数产生部产生η位的随机数数据，其中，η为自然数，且2 ( η， 所述代码转换部具有: 第一 8bl0b转换部，其被输入η位的所述随机数数据中的最高有效位侧的η/2位的第一随机数数据； 第二 SblOb转换部，其被输入η位的所述随机数数据中的最低有效位侧的η/2位的第二随机数的数据； 选择器，其从转换数据中依次逐位地进行选择，并输出为所述控制数据，其中，所述转换数据由来自所述第一 8bl0b转换部的第一转换数据和来自所述第二 8bl0b转换部的第二转换数据而构成。
7.如权利要求6所述的微型计算机，其特征在于， 包括时钟供给部，所述时钟供给部向所述处理部供给时钟信号， 所述时钟供给部在由所述选择器所选择的位为第一逻辑电平时，使所述时钟信号的周期增加。
8.如权利要求1或2所述的微型计算机，其特征在于， 包括总线控制单元， 所述总线控制单元根据所述控制数据而使所述处理部访问总线时的访问时机发生变化，由此使所述指令处理的所述工作时机发生变化。
9.一种电子设备，其特征在于， 包括权利要求1至8中的任意一项所述的微型计算机。
【专利摘要】本发明提供一种微型计算机以及电子设备，其能够在抑制处理速度降低的同时减少指令与消耗电流之间的关联。微型计算机包括：实施指令处理的处理部(CPU30)；生成使指令处理的工作时机发生变化的控制数据(CTL)的控制数据生成部(20)。控制数据生成部(20)具有：产生随机数数据的随机数产生部(21)；对随机数数据进行加工并以使同一逻辑的位不会连续产生预定个的方式生成控制数据(CTL)的代码转换部(22)。处理部根据控制数据(CTL)而实施使工作时机发生变化的指令处理。
【IPC分类】G06F21-34, G06F1-04
【公开号】CN104866007
【申请号】CN201510088930
【发明人】秋山千里
【申请人】精工爱普生株式会社
【公开日】2015年8月26日
【申请日】2015年2月26日