配置固态存储器中操作模式的系统和方法
【技术领域】
[0001]本公开涉及非易失性存储系统，包括但不限于闪存驱动器。更具体而言，本公开涉及用于固态驱动器中增强型控制器架构的系统和方法。
【背景技术】
[0002]存在用于控制闪存介质的各种类型的控制器架构。开放式NAND闪存接口(ONFI)是一种标准的接口，其规定闪存制造商应该支持的一些共同命令组。ONFI支持一些低级别基础I/O操作，这些操作包括例如页面写入/读取和块擦除。但是，有效的闪存介质管理通常涉及大量高级别和潜在地进程密集型功能，诸如逻辑-物理映射、垃圾收集、以及损耗均衡。这些功能超过了 ONFI的范围，因此有效的控制器架构需要解决这些需求，同时为主机提供高级别的数据吞吐量性能。
【附图说明】
[0003]现在将结合附图来描述具体实现本发明的各种特征的系统和方法，在附图中:
[0004]图1A-1C示出了若干固态驱动器(SSD)控制器架构。
[0005]图1D是示出根据实施例的控制器架构的框图。
[0006]图2A和2B是示出根据一些实施例的控制器架构的框图。
[0007]图3是示出根据一个实施例的控制器和桥设备之间的命令处理部件的框图。
[0008]图4是示出根据一个实施例的桥设备如何响应来自控制器的模式配置命令的框图。
[0009]图5A和5B示出了根据一个实施例的数据单元的示例操作模式配置设定。
[0010]图6是示出根据一个实施例的配置数据单元的操作模式的过程的流程图。
[0011]图7A和7B示出根据各种实施例的用于数据单元的多个范围的示例操作模式配置设置。
[0012]图8A和SB示出根据各种实施例的跨多个存储器设备的示例配置。
【具体实施方式】
[0013]虽然描述了本发明的一些实施例，但这些实施例只是通过示例的方式给出，而并不意图限制本发明的范围。事实上，本文所描述的新颖的方法和系统可以以多种其它形式来实现。此外，在不背离本发明的精神的情况下，可以对本文所描述的方法和系统的形式进行各种省略、替换和改变。
[0014]1.控制器/桥设计
[0015]图1A-1C示出了多个SSD控制器架构。图1A示出了包括ONFI (开放式NAND闪存接口)接口的SSD控制器。ONFI接口是低级别的平行I/O接口，其提供基础命令支持以使得外部部件(例如主机控制器)能够控制NAND中的操作。图1A示出了典型的设置，其中诸如计算机的主机设备包括SSD控制器，而SSD控制器包括ONFI接口用于控制支持ONFI的非易失性存储器(NVM)单元。ONFI接口提供对操作(例如页面编程、页面读取、块擦除等)的一些基本级别的控制。当前版本的ONFI支持每管芯和平面一个命令，并通过命令(例如“多次读取”和“多次写入”命令)提供一些基本队列能力。然而，可以存在不混合的不同类型的命令。此外，命令被批处理，这意味着命令必须在能够接受更多命令之前完全清除队列。在该方案中的SSD控制器将执行高级别NVM管理功能，例如垃圾收集、损耗均衡、映射等。
[0016]图1B示出了替代方案，其中NVM耦合到桥控制器/设备，其执行NAND的某一级别的基本信道管理以及信号处理。桥可以向SSD控制器提供ONFI或ONFI等价接口。然而，该接口可以从标准ONFI接口修改，并可以支持额外的能力，例如支持多命令。在该设计中，SSD控制器扔执行高级别NAND管理功能，例如垃圾收集，并经由ONFI或ONFI等价接口与桥进行通信。
[0017]图1C描绘了第三种方案，其中NVM耦合到在存储系统中的桥。在该方案中，桥执行多个高级别NVM管理功能，例如垃圾收集、损耗均衡、以及映射，并执行较低级别的功能，例如信道管理和信号处理。存储系统通过高级别I/O接口(如，eMMC或UFS)耦合到主机设备。这在许多存储器卡产品中是常用设计。主机利用逻辑寻址向存储系统发送命令(例如，读取和写入命令)。可以支持诸如高级命令队列、健康报告、以及详细的错误报告的特征。
[0018]I1.系统概览
[0019]图1D是示出根据本发明的一些实施例的控制器设计架构的框图。图1D示出了执行高级别NVM管理功能(例如，垃圾收集、损耗均衡等)的SSD控制器。在一个实施例中，SSD控制器通过高级别的高速接口(例如PCIe和eMMC)耦合到NVM存储系统。代替PCIe或eMMC，可以将其它标准化和/或专有接口扩展用作该总线接口。在一个实施例中，NVM存储系统包括桥，其经由高级别的高速接口与SSD控制器通信，并且利用低级别接口(例如0NFI)控制NAND存储器。如图所示，通过高级别接口可以支持诸如高级命令队列、健康报告、以及详细的错误报告的额外特征。
[0020]不像如上所述的设计，在该架构中的控制器通过复杂且快速的接口(例如PCIe)被提供有对于NVM的单独元件的一组丰富的物理级别控制(例如，页面级别控制)。可以观察到，在许多控制器-桥类型设计中，桥通常实现于由于功率问题而具有降低性能的处理器上，而控制器通常处于面对较少功率问题的环境中。如果处理器密集型功能转移到更高性能的控制器，那么能够减小整体时延。因此，在一些实施例中，控制器通常实现于较高功率的处理器中，其能够支持高级NVM管理功能。在另一方面，在一些实施例中，桥实现于较低功率的处理器中以最小化整体NVM存储模块/单元中的能量使用。因此，桥可以执行基本信号处理和NVM的信道管理，以及一些基本的错误校正功能和XOR奇偶性累加。在一些实施例中，控制器执行逻辑-物理地址映射、垃圾收集、损耗均衡、奇偶性管理(经由桥内的奇偶性累加器的控制)、RAID条带等。这种劳动分工仍然向控制器提供NVM的直接的物理(例如，页面级别)控制，导致控制器通过诸如PCIe的快速高级别接口在页面级别和块级别管理NVM。在一个实施例中的控制器还管理桥中的其它集成服务，例如XOR奇偶性累加。
[0021]在一个实施例中，该架构的管理任务划分的另一优点涉及NVM产业趋势。NVM的物理管理变得日益重要，这是因为大部分普通类型的NVM(例如，MLC(多级单元)NAND)继续发展从而以耐久性下降为代价提供更高的容量。例如，当今的具有5，OOOP/E周期耐久性的MLC产品由具有1，500-2, 000Ρ/Ε周期耐久性的下一代MLC产品所代替。通常，桥设计者能够最好地理解NVM的物理属性以及如何最好地通过实现各种耐久性增强/管理功能来扩展其生命。因为该快速变化的技术环境，以及因为每个个体NVM制造商可能要求不同的这种耐久性增强/管理功能，所以这些功能可能不断地需要微调以适合NVM产品的多样性和不断变化的品种。因此，一些实施例的架构通过隔离桥中的这些功能并允许控制器设计者聚焦于高级别数据管理功能，而提供其劳动分工的另一优点。换句话说，由于控制器和桥具有不同的设计制约和属性，所以在该架构下，每一者可以根据不同的时间表和方式进行更新，而不会导致整体的完全重新设计。
[0022]通过该设计提供的减少的时延，桥可以与较廉价的介质配对。例如，桥可以与MLCNAND而不是SLC(单级单元)NAND配对，同时仍然满足顾客所需要的性能标准。另外，在一些实施例中，上述控制器-桥设计能够适用于包括闪存和硬盘部件的混合驱动器中。在那些实施例中，控制器除了管理通过桥对NVM的数据访问外，还可以管理对一个或多个硬盘驱动器的数据访问。下面将通过各附图和本发明实施例的描述来进一步阐述该设计的附加特征。
[0023]I1.A.控制器-桥实现方式
[0024]图2A示出了先前在图1D中介绍的控制器-桥架构的实施例。如图所示，固态非易失性存储系统120连接到主机系统110。主机系统110利用存储接口 112与非易失性存储系统120通信。主机的存储接口 112能够利用任意已知的通信协议(例如SATA、SCS1、SAS、USB、光纤通道、PCIe、eMMC等)与非易失性存储系统120通信。
[0025]在一个实施例中，非易失性存储系统120包括控制器130和NVM存储模块150。在一个实施例中，控制器130经由诸如PCIe的高级别接口(通过总线逻辑/接口 140)与NVM存储模块150内的桥设备152通信。在一个实施例中使用PCIe，因为其定义了丰富的基于分组的路由和服务质量(QoS)基础设施并提供高速接口。控制器可以包括处理器136以控制数据功能，并且核心可以耦合静态存储器132和动态存储器134。控制器130还可以包括数据路径138，用于处理/转移与来自主机系统110的数据访问命令相关的数据。在一个实施例中，控制器130实现在SoC(片上系统)上，虽然本领域技术人员将认识到其它硬件/固件实现方式也是可以的。
[0026]在一个实施例中，使用PCIe意味着分配给设备功能的地址范围用于在交换结构上和在设备内的分组路由。在一个实施例中，PCIe事务层将分组递送到固件所读取的内部寄存器接口。高级设备通常将进入分组引导至内部RAM或硬件加速模块。
[0027]在一个实施例中，桥设备152包括总线逻辑/接口 154，用于通过高级别接口总线与总线逻辑/接口 140 (在控制器130上)通信。在桥的另一端，桥设备152包括低级别接口 158，例如0NFI，用于与NVM存储装置160(例如，NAND)通信，所述NVM存储装置160可以包括多个存储设备，例如闪存管芯162、164、166、以及168。虽然在该实施例中描述了 0NFI，但也可以使用其它适当的闪存接口。在另一实施例中，