一种基于wishbone总线设计的功能验证平台的搭建方法
【技术领域】
[0001]本发明专利涉及集成电路设计验证技术领域，尤其是涉及基于Wishbone总线设计的内部寄存器和RAM模块的验证方法和验证平台设计，具体是涉及一种基于WISHBONE总线设计的功能验证平台的搭建方法。
【背景技术】
[0002]目前，集成电路制造技术迅速进步，同时市场对高集成度产品的需求不断增长，导致集成电路的复杂度呈指数增加。随着集成电路复杂度的增加，验证难度以更高的速度增加。因此，提高验证工作的实现能力，已经成为大规模集成电路开发的重点和难点。
[0003]另一方面，因为Wishbone总线的公开、易用等优点，基于Wishbone总线的设计非常多，而为每一个基于Wishbone总线的设计都需要开发一个验证平台用来对设计内部的寄存器和ram模块进行仿真测试。
[0004]目前，针对集成电路的验证平台，多存在着验证流程复杂，实施不便，验证过程不够稳定，验证效率低的不足之处。
【发明内容】
[0005]为了解决现有技术的问题，本发明提供了一种基于WISHBONE总线设计的功能验证平台的搭建方法，其使用自动化脚本根据内部寄存器和RAM模块信息文档、芯片初始化控制文档自动化完成测试向量生成和运行，该方法实施方便，流程简单，高效稳定，可以大幅缩短为不同的基于Wishbone总线的设计搭建功能验证平台的开发周期，提高功能验证效率。
[0006]本发明所采用的技术方案如下:
一种基于WISHBONE总线设计的功能验证平台的搭建方法，包括:
针对当前被测设计的内部寄存器和RAM模块信息文档以及芯片初始化控制文档，使用多种自动化脚本完成验证测试向量的生成、运行和控制；
其中，所述内部寄存器和RAM模块信息文档根据基于Wishbone总线的设计完成编写；所述的芯片初始化控制文档根据基于Wishbone总线的设计的初始化工作流程完成编写；所述的各自动化脚本包含测试向量生成脚本、输出信息控制脚本和运行脚本。
[0007]内部寄存器和RAM模块通过使用Wishbone总线进行访问。
[0008]信息文档包含内部寄存器和RAM模块的地址、数据宽度、深度、读写特征、读写命令延迟以及读写相关顺序信息。
[0009]自动化脚本使用peri或tcl或c-shell脚本语言编写。
[0010]测试向量生成脚本通过读取内部寄存器和RAM模块信息文档生成针对各寄存器和RAM模块的特定的测试向量。
[0011]输出信息控制脚本通过预留控制端口，方便在测试过程中根据实际需要进行输出信息的分类控制。
[0012]运行脚本根据芯片初始化控制文档自动生成针对基于Wishbone总线的设计的初始环境配置命令并执行，之后执行测试向量，完成测试过程并生成测试报告。
[0013]本发明提供的技术方案带来的有益效果是:
通过使用自动化脚本，实现自动化完成验证平台的搭建和运行工作；通过基于标准的Wishbone总线协议设计验证平台测试命令，实现对各基于Wishbone总线的设计的通用读写测试；通过使用内部寄存器和ram模块信息文档实现针对特定存储模块的正确测试；通过使用芯片初始化控制文档实现对不同设计的初始验证环境的配置。该方法实施方便，流程简单，高效稳定，可以大幅缩短为不同的基于Wishbone总线的设计搭建功能验证平台的开发周期，提高功能验证效率。
【附图说明】
[0014]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0015]图1为本发明的一种基于WISHBONE总线设计的功能验证平台的搭建方法的方法流程图。
【具体实施方式】
[0016]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
[0017]实施例一
如附图1所示，本实施例的验证平台搭建流程包括以下步骤:
A、根据基于Wishbone总线的设计的初始化工作过程，包括时钟信号稳定时间，reset信号使能时间，内部各特殊控制信号列表及时序，设计芯片初始化控制文档；
B、根据基于Wishbone总线的设计内部寄存器和ARM模块的地址、数据宽度、深度、读写特征、读写命令延迟以及读写相关顺序信息，编写信息文档；
C、编写自动化脚本，包括测试向量生成脚本，输出信息控制脚本和运行脚本，同时需要根据Wishbone协议编写符合协议时序要求的读写命令模板库；
上述自动化脚本和命令模块库都是可以在不同基于Wishbone总线的设计中进行复用。
[0018]D、使用测试向量生成脚本针对基于Wishbone总线的设计内部寄存器和RAM模块的信息文档，生成选定的要测试的寄存器或RAM模块的测试向量；
E、使用输出信息控制脚本预留的控制端口，设置当前的测试需要输出到log文件的信息类别；
F、使用运行脚本根据设计的芯片初始化控制文档生成对应的初始化命令序列，执行，之后运行测试向量，生成测试报告，完成本次测试过程。
[0019]以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种基于WISHBONE总线设计的功能验证平台的搭建方法，包括: 针对当前被测设计的内部寄存器和RAM模块信息文档以及芯片初始化控制文档，使用多种自动化脚本完成验证测试向量的生成、运行和控制； 其中，所述内部寄存器和RAM模块信息文档根据基于Wishbone总线的设计完成编写；所述的芯片初始化控制文档根据基于Wishbone总线的设计的初始化工作流程完成编写；所述的各自动化脚本包含测试向量生成脚本、输出信息控制脚本和运行脚本。2.根据权利要求1所述的一种基于WISHBONE总线设计的功能验证平台的搭建方法，其特征在于，所述的内部寄存器和RAM模块通过使用Wishbone总线进行访问。3.根据权利要求1所述的一种基于WISHBONE总线设计的功能验证平台的搭建方法，其特征在于，所述的信息文档包含内部寄存器和RAM模块的地址、数据宽度、深度、读写特征、读写命令延迟以及读写相关顺序信息。4.根据权利要求1所述的一种基于WISHBONE总线设计的功能验证平台的搭建方法，其特征在于，所述的自动化脚本使用peri或tcl或c-shell脚本语言编写。5.根据权利要求1所述的一种基于WISHBONE总线设计的功能验证平台的搭建方法，其特征在于，所述的测试向量生成脚本通过读取内部寄存器和RAM模块信息文档生成针对各寄存器和RAM模块的特定的测试向量。6.根据权利要求1所述的一种基于WISHBONE总线设计的功能验证平台的搭建方法，其特征在于，所述的输出信息控制脚本通过预留控制端口，方便在测试过程中根据实际需要进行输出信息的分类控制。7.根据权利要求1所述的一种基于WISHBONE总线设计的功能验证平台的搭建方法，其特征在于，所述的运行脚本根据芯片初始化控制文档自动生成针对基于Wishbone总线的设计的初始环境配置命令并执行，之后执行测试向量，完成测试过程并生成测试报告。
【专利摘要】本发明涉及集成电路设计验证技术领域，尤其是涉及基于Wishbone总线设计的内部寄存器和RAM模块的验证方法和验证平台设计，具体是涉及一种基于WISHBONE总线设计的功能验证平台的搭建方法。本方法首先根据被测设计内部寄存器和ram模块的参数建立寄存器信息文档；然后，设计自动脚本，用该自动脚本根据寄存器信息文档生成测试向量，若相关寄存器有特殊的数据处理过程，在测试向量中进行相应的调整；然后，设计验证平台的输出信息控制脚本和验证平台的运行脚本；最后，调试运行测试向量，完成验证过程。通过该方法搭建的验证平台可以完成基于Wishbone总线的设计中的寄存器和ram模块的测试，具有开发周期短、通用性强和自动化程度高的特点，可以大幅度提高芯片验证效率。
【IPC分类】G06F17/50
【公开号】CN105069227
【申请号】CN201510482827
【发明人】赵鑫鑫, 姜凯, 李朋
【申请人】浪潮集团有限公司
【公开日】2015年11月18日
【申请日】2015年8月3日