一种多宏单元多时钟芯片的时钟树综合方法
【技术领域】
[0001]本发明涉及一种芯片后端设计中时钟树综合的方法，特别是涉及宏单元和时钟都特别多的芯片的时钟树综合方法。
【背景技术】
[0002]目前国内外研究的时钟网络结构主要有H树形结构、X树形结构、二叉树结构、平衡树型结构、网格型结构、鱼骨型结构等。
[0003]其中，二叉树结构是一种常用的树状时钟分布，其在不规则的电路设计中可得到良好的时钟树综合结果。如果单元库缓冲器件的输出电阻和时钟源的连线电阻大小相差不大，则可以用一个缓冲器来驱动整个时钟网络。
[0004]但是，对于深亚微米及更先进的工艺，缓冲器的输出电阻很难做到和时钟源的连线电阻的阻值差不多，因而需要在时钟分布网络中插入很多的缓冲器，对于多宏单元多时钟芯片的时钟树综合设计，随着缓冲器的增大，一方面，使得二叉树结构时钟偏差(skew)很大，另一方面在使用工具集成电路编译器(IC Compiler)进行RC平衡树时，工具负载极大，使得工具超负荷运行甚至不能处理。
[0005]H树形结构是理想的时钟分布网络，它的实现方法是:时钟源连着第一级H树的中心，信号由此中心传播到H树的四个端点，四个端点的信号分别再作为下一级H树的中心，如此拓扑结构，最终，时钟信号便能到所有时序单元的时钟端。
[0006]对于多宏单元多时钟芯片的时钟树综合设计，使用H型时钟树综合的方式比使用工具自动进行RC平衡树综合方式会有更好的效果。
[0007]但是，一方面，为了让H树能够正常地传递信号，避免信号的变形，H树形的互连线宽度需逐级缩减。这也意味着H树型结构存在布线限制和不一致的扇出限制，并且，当进入纳米级的工艺后，H型树的线长问题会使得连线延迟的问题越来越明显，使得此种结构往往用于小型的时钟树设计中。
[0008]另一方面，使用H型时钟树综合方法，大规模的芯片中存在大量的寄存器，工具不能处理大量寄存器的H型时钟树综合。并且，从理论上来说，寄存器摆放不规则，工具会做不好H型时钟树，倘若人工手动尝试，工作量会非常大。
【发明内容】
[0009]本发明的目的是提供一种多宏单元多时钟芯片的时钟树综合方法，该方法适用于宏单元和时钟都特别多的芯片，有着良好的时钟偏移和时钟延迟，并且所用器件少，功耗小。
[0010]为了达到上述目的，本发明采用如下技术方案:
[0011]—种多宏单元多时钟芯片的时钟树综合方法，包括以下步骤:
[0012]S1.按照一定的相邻缓冲器的连线距离范围，在各个宏单元之间手动插入多个缓冲器，构建多个H型时钟树。
[0013]S2.将H型时钟树的缓冲器全部替换成反相器对。
[0014]S3.划分芯片所有时钟的重要等级。
[0015]S4.按照时钟的重要等级从高到低的顺序，依次对每个时钟做RC平衡时钟树。
[0016]进一步地，在使用不同工艺时，所述一定的相邻缓冲器的连线距离范围不同；所述插入的缓冲器的电容大小也不同。
[0017]作为一种具体的实施例，在使用SMIC130工艺时，所述一定的相邻缓冲器的连线距离范围为 553.5um-830.25um。
[0018]进一步地，插入的缓冲器的电容小于等于0.2pf0
[0019]进一步地，所述步骤S2具体为:使用工具命令语言输入替换脚本，集成电路编译器根据所述替换脚本，执行替换命令，将H型时钟树的缓冲器全部替换成反相器对。
[0020]作为一种具体的实施例，所述划分芯片所有多个时钟的重要等级的规则为:时钟频率越高，重要等级越高；当时钟频率相同时，时钟覆盖范围越大，重要等级越高。
[0021]进一步地，在所述对逐个时钟做RC平衡时钟树前，还包括以下步骤:输入环境清理命令将时钟树综合环境清理干净，再加载待做时钟的时序约束文件和工作环境设定文件。
[0022]与现有技术相比，本发明的有益效果在于:
[0023]本发明通过手动做H型结构的时钟树，减少了时钟器件的使用，由此降低芯片的功耗，且保证了时钟树综合有好的时钟偏移(skew)和时钟延时(latency)结果。另外使用工具自动按时钟重要等级顺序综合寄存器间时钟，可以减少大量手动操作的困难和耗时。同时，通过手动和自动综合时钟树的方式的综合结果更优。
【附图说明】
[0024]图1是本发明的多宏单元多时钟芯片的时钟树综合方法流程图。
[0025]图2是本发明的手动插入缓冲器的位置示意图。
[0026]图3是不同驱动能力的反向器对的负载电容走势图。
[0027]图4是不同驱动能力的反向器对的路径时延走势图。
【具体实施方式】
[0028]下面将结合附图1-2以及具体实施方法来详细说明本发明，在本发明的示意性实施及说明用来解释本发明，但并不作为对本发明的限定。
[0029]此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
[0030]如图1所示，本发明一种多宏单元多时钟芯片的时钟树综合方法，包括以下步骤:
[0031]步骤S1:按照一定的相邻缓冲器的连线距离范围，在各个宏单元的之间手动插入多个缓冲器，构建多个H型时钟树，并固定所述缓冲器。
[0032]一种具体的实施例，在手动插入时钟器件之前，通过指定模块区域命令createbound，在芯片上指定 deinterlacer_inst、dvi_inst、adjust_inst、csc_inst、clock_management_inst、 param—adaptor_inst、 vga_inst、 enhance_inst、 sdram—inst、 sys_config_inst、scalar_inst/bicubic_0/interpolat1n_inst 等功能电路模块的摆放位置和大小，也即指定bound的区域，也就是相应模块下寄存器摆放的位置。
[0033]为了节省插入器件时间，本发明优选缓冲器(buffer)作为首次插入进行H型时钟树设计的时钟器件。
[0034]如图2所示，对上述芯片采用H型的时钟树结构，首先在宏单元的时钟端口附近手动插入时钟器件，然后按照一定的连线距离范围，在各个宏单元之间的水平和垂直的位置手动插入时钟器件，构建成H形状，即H型时钟树。
[0035]具体地，根据SMIC130工艺，首先插入偶数个CLKBUFX16的器件。
[0036]即在如图2所示的小圆点处，插入相应的缓冲器。图2中，大矩形表示一个宏单元，矩形上下端的小矩形表示宏单元的两个时钟端口，图2中1、2、3、4分别表示插入的第一级、第二级、第三级、第四级缓冲器。时钟由第一级buffer传到第二级buffer，再从第二级buffer传到第三级buffer，依次类推。图中，第四级buffer便与宏单元的时钟端口相连，箭头表示时钟传播方向。
[0037]为了避免