一种尤其用于平板显示器的等电阻布线方法及装置的制造方法
【技术领域】
[0001] 本发明涉及电子设计自动化领域，尤其涉及一种尤其用于平板显示器的等电阻布 线方法及装置。
【背景技术】
[0002] 随着电子技术的不断发展，提高了对集成电路的电子设计自动化软件的布线要 求。目前主流的布线方法是首先采用自动布线再结合手动布线进行微调的方式，自动布线 具有速度快、准确性高的特点，手工布线对自动布线的存在的局部的不合理的设计进行调 整，以此提高布线效率，减少集成电路大量元器件带来的巨大工作量。
[0003] 针对不同的应用需求，需采用不同的布线方案，目前常用的布线方案有等电阻布 线、定值电阻布线等，其中对等电阻的布线需求较为普遍。电阻表示导体对电流阻碍作用的 大小。导体的电阻越大，电流流过受到的阻力就越大，对信号的阻碍影响也就越大。
[0004] 目前对于普通集成电路的布线工艺中一般仅考虑到所布网线不违反最小线宽和 最小间距的要求，没有考虑到各个网线电阻值相等的问题。对平板电路来说，在进行电路布 线时使各个网线的电阻值相等或者其电阻差在一个可接受的范围内，能够使平板电脑展现 更优异的性能。
[0005][0006] 公布号为CN103838891A的中国专利公开了一种平板显示器设计中的等电阻布线 实现方法，采用蛇形布线的方法，通过多种变量参数控制蛇形走线的形状，达到在走线宽度 一致的情况下，通过在走线中加入弯曲缠绕的蛇形单元体的元素以增大小电阻值走线的长 度，从而增大其电阻值，最终达到各走线等电阻的目的。该专利虽然设计到对待布线区域进 行等电阻布线的技术问题，但是该技术方案的不足之处在于：采用蛇形走线，增加网线的长 度，增加了小电阻的电阻值，从而影响信号的传输；进一步的，网线长度的增加使得网线在 电路板上所占的面积增大，因此增大了电路板的体积和面积，不利于集成电路的设计。
【发明内容】
[0007] 针对现有技术之不足，本发明提出一种尤其用于平板显示器的等电阻布线方法， 所述方法至少包括：识别待布线区域的几何参数并基于所述几何参数将待布线区域分割成 串列的几何子段并产生初始布线；计算至少一个几何子段和/或每根网线的电阻参数；基 于所述电阻参数与预设电阻参数的比较来适应性地调整相应的几何子段和/或网线的几 何特征和/或位置。
[0008] 根据一种优选实施方式，所述方法还包括：计算调整后的几何子段和/或网线的 电阻参数并与预设电阻参数进行比较来选择性地进行再次调整。
[0009] 根据一种优选实施方式，在所述电阻参数中的电阻差值大于预设电阻参数的情况 下，计算对应的几何子段和/或网线的网线宽度调整值。
[0010] 根据一种优选实施方式，分割待布线区域的方法至少包括：找出不在起始边和/ 或终结边上的一个顶点，并以所述顶点构成的角向待布线区域内作其角平分线；根据所述 角平分线最先与外边、其他角平分线、起始边和终结边中的一个相交的情况做出相应的内 边，由此将待布线区域分割成凸四边形和/或三角形。
[0011] 根据一种优选实施方式，几何子段为凸四边形的电阻计算方法至少包括：找出并 连接凸四边形的任意两条对边的中点作为凸四边形的等效高度；根据两个中点的连线与两 个对边的夹角或根据凸四边形的四个顶点到两个中点的连线的距离得到等效上底宽度和 等效下底宽度；基于等效高度、等效上底宽度、等效下底宽度计算凸四边形的电阻值。
[0012] 根据一种优选实施方式，计算几何子段的网线宽度调整值的方法包括：
[0013] 计算待布线区域内每条内边的权重；计算每个几何子段的电阻并对其求微分；根 据所述电阻差值、内边的权重和每个几何子段电阻的微分得到几何子段的网线宽度调整 值。
[0014] 根据一种优选实施方式，所述方法进一步包括：检测每根网线分割后的几何子段 的形状，在几何子段不为凸四边形和/或三角形的情况下，对其进行二次分割。
[0015] 根据一种优选实施方式，所述方法还包括：检测调整后的网线宽度值、相邻网线之 间的间距并选择性地进行调整，使其满足用户预设的工艺参数。
[0016] 根据一种优选实施方式，所述方法还包括：对每根网线和其分割后的几何子段进 行编号，将每个几何子段和/或每根网线的电阻参数、网线宽度和网线宽度调整值存储到 对应的编号下。
[0017] 本发明还提供一种尤其用于平板显示器的等电阻布线装置，包括：
[0018] 用于识别待布线区域的几何参数的区域识别模块；用于基于所述几何参数将待布 线区域分割成串列的几何子段并产生初始布线的分割布线模块；用于计算至少一个几何子 段和/或每根网线的电阻参数的计算分析模块；用于基于所述电阻参数与预设电阻参数的 比较来适应性地调整相应的几何子段和/或网线的几何特征和/或位置的调整输出模块。 [0019] 本发明的有益效果在于：
[0020] 1、不增加网线的长度，实现从起始端口到终结端口之间的网线的电阻值相等或近 似相等，从而实现液晶面板上每根网线对应的显示像素的亮度相等。
[0021] 2、不增加网线的电阻值，使每根网线的电阻值尽量小，降低传输信号的衰减。
[0022] 3、在符合工艺设计的条件下，网线宽度和长度的减少，降低了平板集成电路所占 的空间，提尚了集成性能。
【附图说明】
[0023] 图1是本发明等电阻布线方法的处理流程图；
[0024] 图2是本发明等电阻布线装置的结构示意图；
[0025] 图3是本发明待布线区域的分割示意图；
[0026] 图4是本发明待布线区域的另一分割示意图；
[0027] 图5是本发明计算凸四边形电阻的示意图；和
[0028] 图6是本发明计算几何子段微分的示意图。
[0029] 附图标记列表
[0030] 10:区域识别模块20:分割布线模块30:计算分析模块 [0031 ] 40 :数据存储模块50 :调整输出模块501 :比较模块
[0032] 502 :检测模块
【具体实施方式】
[0033] 下面结合附图进行详细说明。
[0034] 本发明所指的"内边"是指通过对待布线区域分割后增加的边，如图3中的L2R2和 LlRl 0
[0035] 本发明所指的"起始边"具有网线起始端口 PIN的边，如LORO ;"终结边"是指具有 网线终结端口 PIN的边，如L3R3。
[0036] 本发明所指的"外边"是指区域边界边中除了起始边和终结边以外的边均称为外 边，如 L2L1、R0R3、L3L2、L1L0。
[0037] 本发明所指的"几何子段"是指凸四边形和/或三角形。
[0038] 本发明所指的"凸四边形"是指每个角的角度均不大于180°的四边
[0039] 形。本发明所指的"几何特征"是指几何子段和/或网线的宽度和形状。
[0040] 本发明所指的"工艺参数"是指最小线宽值和最小间距值。
[0041] 本发明提出一种等电阻布线方法，该方法与现有的布线软件结合，能够实现在满 足工艺的条件下，待布线区域内的每根网线电阻值相等并且电阻值尽量小。
[0042] 本发明的等电阻布线方法主要包括识别待布线区域的几何参数并基于几何参数 将待布线区域分割成串列的几何子段并产生初始布线。计算至少一个几何子段和/或每根 网线的电阻参数。基于电阻参数与预设电阻参数的比较来适应性地调整相应的几何子段和 /或网线的几何特征和/或位置。
[0043] 图1为本发明等电阻布线方法的处理流程图。以图1为例，本发明的等电阻布线 方法具体以下步骤：
[0044] SOl :读入布线区域与待布线端口信息，包括起始端口和终结端口的数目和位置， 布线区域的大小、位置和/或形状。
[0045] S02:将布线区域划分成串列的几何子段，经过该划分后，后续在布线区域内所布 的所有网线也均被划分成了串列的几何子段。对每根网线和其分割后的几何子段进行编 号，将计算出的电阻参数、网线宽度和网线宽度调整值存储到对应的编号下。
[0046] S03 :按等宽的方式产生初始布线，即每根初始网线的宽度是一样的。进一步的，检 测初始布线的网线是否完全位于待布线区域内部和/或所有网线是否在同一个金属布线 层；检测每根网线分割后的几何子段的形状，在几何子段不为凸四边形和/或三角形的情 况下，对其进行二次分割，以满足所有几何子段均为凸四边形和/或三角形。
[0047] S04 :估算每根网线/几何子段当前的电阻值。首先计算出每个几何子段的电阻值 后存储到每个几何子段对应的编号下，根据每根网线包括的几何子段的电阻值得到布线区 域内的每根网线的电阻值，对每根网线的电阻值计算完成后将所有网线的电阻值求和后除 以布线区域内网线的数目得到所有网线的平均电阻值。计算每根网线的电阻值和平均电阻 值之差并记为电阻差值。
[0048] S05:判断电阻差值是否小于预设电阻参数，若待布线区域内的每根网线的电阻差 值均小于预设电阻参数，输出当前布线结果。若至少一根网线的电阻差值大于与预设电阻 参数，则进入S06步骤。
[0049] S06:根据网线电阻值的微分和当前每根网线的电阻差值来计算每个几何子段的 网线宽