一种多fpga芯片加速卡的制作方法

文档序号:9432504阅读:451来源:国知局
一种多fpga芯片加速卡的制作方法
【技术领域】
[0001]本发明涉及芯片设计技术领域,尤指一种多现场可编程门阵列(FPGA,Field 一Programmable Gate Array)芯片加速卡。
【背景技术】
[0002]随着云计算、深度学习等概念的兴起,计算领域兴起了一场新的变革,通常通过中央处理器(CPU,Central Processing Unit)和图形处理器(GPU,Graphics ProcessingUnit)数量的扩展实现计算能力提升。传统的CPU+GPU异构并行处理的典型任务是图形实时渲染。CPU负责逻辑性较强的事务计算,GPU负责计算密集度高的图形渲染。CPU的设计目标是使执行单元能够以很低的延迟获得数据和指令,因此采用了复杂的控制逻辑和分支预测,以及大量的缓存来提高执行效率;GPU必须在有限的面积上实现很强的计算能力和很高的存储器带宽,因此需要大量执行单元来运行更多相对简单的线程,在当前线程等待数据时就切换到另一个处于就绪状态等待计算的线程。
[0003]目前仅通过数量的扩展,在很多计算应用场景中所带来的计算能力的提高与其功耗和成本的提高远远不成比例。

【发明内容】

[0004]为了解决上述技术问题,本发明提供了一种多FPGA芯片加速卡,能够在占用相同系统资源的情况下大幅提高系统的计算能力。
[0005]为了达到本发明目的,本发明提供了一种多FPGA芯片加速卡,包括:PCIE交换芯片、PCIE总线和FPGA芯片,其中,所述PCIE交换芯片通过PCIE总线与至少一个以上的FPGA芯片连接;所述FPGA芯片连接有小型双列直插式内存模块插槽SODIMM slot连接器;所述PCIE交换芯片通过PCIE总线还分别连接有金手指和1桥1 Bridge芯片;所述10 Bridge芯片上设置有1总线1 Bus和1连接器,所述1 Bridge芯片通过1 Bus与至少一个以上的1连接器连接;所述金手指上连接有电源开关,所述电源开关两端分别连接有电源连接器和电源转换电路。
[0006]进一步地,每个所述FPGA芯片引出I组DDR3内存通道到标准的错误检查和纠正ECC SODMM slot连接器,引出I组PCIE信号到PCIE交换芯片。
[0007]进一步地,所述PCIE交换芯片引出多组PCIE总线分别与FPGA芯片互连,引出I组PCIE总线与10 Bridge互连,引出I组PCIE总线到金手指与系统CPU互连。
[0008]进一步地,所述10 Bridge引出一组PCIE信号与PCIE交换芯片互连,引出多组10Bus到板载10连接器实现与外部互连。
[0009]进一步地,所述电源连接器为12V电源连接器,外部引入12V电源接入电源开关,通过电源转换电路转换成FPGA芯片需要的电压。
[0010]与现有技术相比,本发明设置的FPGA芯片用于执行特定的逻辑与算法程式,实现计算加速,设置的PCIE交换芯片用于实现FPGA芯片、系统CPU、10 Bridge之间的互连与数据交换,设置的1 Bridge芯片用于实现将PCIE总线转换成为网络、IB、FC等链路,实现加速卡与外部进行互连和数据传输,设置的电源开关和电源转换电路,分别用来实现板卡电源的开关和将12V电源转换成为加速卡需要的各种电压,设置的12V电源连接器在poweron调试阶段,可以无需将该卡插装在具有标准PCIE插槽的服务器上即可实现上电调试,在正常使用时,由于金手指能提供的电压功率有限,需要通过独立的12V电源连接器引入更多的功率。
[0011]本发明的其它特征和优点将在随后的说明书中阐述,并且,部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
【附图说明】
[0012]附图用来提供对本发明技术方案的进一步理解,并且构成说明书的一部分,与本申请的实施例一起用于解释本发明的技术方案,并不构成对本发明技术方案的限制。
[0013]图1是本发明的一种实施例中多FPGA芯片加速卡的结构示意图。
【具体实施方式】
[0014]为使本发明的目的、技术方案和优点更加清楚明白,下文中将结合附图对本发明的实施例进行详细说明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互任意组合。
[0015]在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
[0016]针对现有技术中仅通过数量的扩展,在很多计算应用场景中所带来的计算能力的提高与其功耗和成本的提高远远不成比例的问题,FPGA加速卡的出现很好的弥补了 CPU和GPU在针对某些特定的计算应用场景时的不足,可以更高效的提供计算加速能力,具有更高的性能价格比和性能功耗比。
[0017]本发明提供了一种多FPGA芯片加速卡的方案,可以在一张标准总线和接口标准(PCIE,Peripheral Component Interface Express)外插卡上实现多颗 FPGA 芯片共享同一组系统总线,共享冗余输出输入(10,input/output)进行外部数据传输,可以在占用相同系统10资源的条件下提供几倍于单FPGA芯片加速卡的计算加速能力。同时FPGA芯片之间也可以通过PCIE交换芯片进行数据交换,缓存共享。本发明非常适用于云服务器融合架构中的混合计算加速应用。
[0018]图1是本发明的一种实施例中多FPGA芯片加速卡的结构示意图。如图1所示,包括PCIE交换芯片、PCIE总线和FPGA芯片,所述PCIE交换芯片通过PCIE总线与至少一个以上的FPGA芯片连接,所述FPGA芯片连接有小型双列直插式内存模块(S0DIMM,SmallOutline Dual In-line Memory Module)插槽(slot)连接器,所述PCIE交换芯片通过PCIE总线还分别连接有金手指(Golden finger)和10桥(10 Bridge)芯片,所述10 Bridge芯片上设置有10总线(10 Bus)和10连接器,所述10 Bridge芯片通过10 Bus与至少一个以上的10连接器连接,所述金手指上连接有电源开关,所述电源开关两端分别连接有12V电源连接器和电源转换电路。
[0019]本发明基于标准PCIE外插卡机构要求进行设计,为支持多种总线带宽,系统总线物理接口采用标准的PCIExl6金手指,兼容PCIEx4,x8,xl6连接。为保证板卡供电,支持更多的FPGA芯片,除金手指电源管脚外,引入独立的板载12V PWR供电连接器,用于从外部引入12V电源到FPGA加速卡。
[0020]通用处理单元即CPU主要用于做正点计算即事务处理,并不擅长做浮点运算比如气象预测、基因测算等等,加速卡确切说是浮点计算加速卡,其上集成的FPGA芯片内部集成了专用的浮点加速处理单元,在进行浮点计算时效率更高,所以用来配合CPU来进行一些涉及浮点计算的任务。
[0021]FPGA芯片选型需要支持PCIE系统总线互连,每颗FPGA芯片引出I组DDR3内存通道到标准的错误检查和纠正(ECC,Error Correcting Code) SODIMM slot连
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1