Sd卡的处理系统、sd卡的存储方法及读取方法
【技术领域】
[0001]本发明涉及一种SD卡的处理系统及处理方法，特别是涉及一种SD卡的处理系统、SD卡的存储方法及读取方法。
【背景技术】
[0002]I2C总线是一种两线式高速的，全双工，同步的通信串行总线，用于连接微控制器及其外围设备。在标准的I2C总线协议中，物理链路分别是一条串行数据线(SDA)和一条串行时钟线(SCL)。由于其简单、灵活、硬件管脚资源少等优点，在器件与器件之间的通信中有着广泛的应用。
[0003]SD卡(Secure Digital Memory Card，安全数码卡)是一种基于半导体快闪记忆器的新一代记忆设备，大小犹如一张邮票的SD记忆卡，重量只有2克，但却拥有高记忆容量、快速数据传输率、极大的移动灵活性以及很好的安全性。具有大容量、高性能、安全等多种特点的多功能存储卡。
[0004]现在相当一部分嵌入式处理器都带有I2C接口，极大的方便了用户的使用。但是一部分嵌入式处理器并不具有SD卡接口，使得需要SD卡的地方无法选用此类型的嵌入式处理器，不得不选用高级的嵌入式处理器，增加产品的成本，延长了产品的开发周期。
【发明内容】
[0005]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种SD卡的处理系统、SD卡的存储方法及读取方法，用于解决现有技术中由于嵌入式处理器不具有SD卡接口而导致的与SD卡无法直接通信的问题。
[0006]为实现上述目的及其他相关目的，本发明提供一种SD卡的处理系统，所述SD卡的读取系统包括:嵌入式处理器，所述嵌入式处理器包括:I2C总线和中断信号线；可编程逻辑器，其第一数据线连接所述嵌入式器的I2C总线；第二数据线连接所述嵌入式处理器的中断信号线；SD卡，其SD数据线连接所述可编程逻辑器的第三数据线。
[0007]于本发明的一实施例中，所述I2C总线的时钟信号线与数据线分别连接所述可编程逻辑器的第一数据线。
[0008]于本发明的一实施例中，所述SD卡的时钟信号线连接所述可编程逻辑器的第四数据线；所述SD卡的控制信号线连接所述可编程逻辑器的第五数据线。
[0009]于本发明的一实施例中，所述SD卡的电源线连接电源；地线接地。
[0010]本发明还提供一种SD卡的存储方法，所述SD卡的存储方法包括以下步骤:嵌入式处理器发送预存数据和SD卡的目标存储地址；可编程逻辑器接收所述预存数据，并根据所述SD卡的目标存储地址将所述预存数据存储至SD卡。
[0011]于本发明的一实施例中，所述可编程逻辑器接收所述预存数据，并根据所述SD卡的目标存储地址将所述预存数据存储至SD卡的步骤包括:可编程逻辑器接收所述预存数据，并将所述预存数据缓存至可编程逻辑器的缓存内；所述可编程逻辑器作为SD卡的主控制器，从缓内将预存数据存储至SD卡的目标存储地址内。
[0012]于本发明的一实施例中，所述方法还包括:判断所述预存数据的容量是否大于预设阈值；当所述预存数据的容量大于预设阈值时，所述可编程逻辑器发送第一中断信号至所述嵌入式处理器；所述嵌入式处理器根据所述第一中断信号分批向可编程逻辑器发送预存数据。
[0013]本发明还提供一种SD卡的读取方法，所述SD卡的读取方法包括以下步骤:嵌入式处理器发送目标读取地址至可编程编辑器；可编程逻辑器根据所述目标读取地址从SD卡中读取对应的数据；嵌入式处理器从所述可编程逻辑器中读取数据。
[0014]于本发明的一实施例中，所述可编程逻辑器根据所述目标读取地址从SD卡中读取对应的数据的步骤包括:可编程逻辑器接收所述目标读取地址；可编程逻辑器作为SD卡的主控制器，从SD卡内的目标读取地址中读取数据，并将读取到的数据存入可编程逻辑器的缓存内。
[0015]于本发明的一实施例中，所述SD卡读取方法还包括:判断从SD卡读取的数据是否大于预设阈值?’当从SD卡读取的数据大于预设阈值时，可编程逻辑器向嵌入式处理器发送第二中断信号；嵌入式处理器根据所述第二中断信号分批从可编程逻辑器中读取数据。
[0016]如上所述，本发明的SD卡的处理系统、SD卡的存储方法及读取方法，具有以下有益效果:
[0017]本发明的SD卡处理系统中，嵌入式处理器通过可编程逻辑器与SD卡建立通信，从而可以直接从SD卡中读取数据或者向SD卡中存储数据，通过这样的方式，解决了现有技术中由于某些嵌入式处理器不具有SD卡接口，而导致的无法与SD卡直接建立通信的缺陷，从而大大提高了嵌入式处理器的使用范围。
【附图说明】
[0018]图1显示为本发明的SD卡处理系统于一实施例中的结构示意图。
[0019]图2显示为本发明的SD卡处理系统于另一实施例中的结构示意图。
[0020]图3显示为本发明的SD卡存储方法于一实施例中的流程示意图。
[0021]图4显示为本发明的SD卡存储方法于另一实施例中的流程示意图。
[0022]图5显示为本发明的SD卡读取方法于一实施例中的流程示意图。
[0023]图6显示为本发明的SD卡读取方法于另一实施例中的流程示意图。
[0024]元件标号说明
[0025]2SD卡处理系统
[0026]21嵌入式处理器
[0027]22可编程逻辑器
[0028]23SD 卡
[0029]Sll ?S15 步骤
[0030]S21 ?S25 步骤
【具体实施方式】
[0031]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
[0032]需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0033]正如【背景技术】中所述的，现有技术中，若嵌入式处理器不具有SD接口时，就无法与SD卡直接通信，从而获取SD卡中的数据，这样就限制了不具有SD接口的嵌入式处理器的使用范围，而选用其他的嵌入式器处理器时就造成了成本的上升。本发明正是基于此，提供一种SD卡的处理系统，以使得不具有SD接口的嵌入式处理器与SD卡进行通信。
[0034]请参阅图1，本发明提供一种SD卡的处理系统，所述SD卡的读取系统2包括:
[0035]嵌入式处理器21，所述嵌入式处理器21包括:I2C总线和中断信号线INT ;
[0036]可编程逻辑器22，其第一数据线I/O连接所述嵌入式器21的I2C总线；第二数据线I/o连接所述嵌入式处理器21的中断信号线INT ;
[0037]SD卡23，其SD数据线连接所述可编程逻辑器22的第三数据线。
[0038]具体地，参考图2，所述I2C总线包括时钟信号线SCL和数据线SDA ;其中，时钟信号线SCL与数据线SDA分别连接所述可编程逻辑器22的第一数据线。
[0039]本实施例中，可编程逻辑器22与嵌入式处理器21的I2C总线相连的第一数据线分别作为I2C总线从机的时钟线和数据线，也就是说，可编程逻辑器22与作为主机的嵌入式处理器21通过I2C进行数据传输。
[0040]而可编程逻辑器22的第二数据线与嵌入式处理器21的中断信号线INT相连，用以告知嵌入式处理器当前可编程逻辑器中存储的数据已大于预设阈值。例如，在实际应用中，可以将可编程逻辑器22中缓存的最大容量设为预设阈值，这样当可编程逻辑器22中缓存已满时，可编程逻辑器22通过第二数据线发送中断信号至嵌入式处理器21。
[0041]所述SD卡23的时钟信号线CLK连接所述可编程逻辑器22的第四数据线I/O ;所述SD卡23的控制信号线CMD连接所述可编程逻辑器22的第五数据线I/O。所述SD