一种忆容器仿真器的电路的制作方法
【技术领域】
[0001] 本发明属于电路设计技术领域，涉及一种忆容器仿真器电路，具体涉及一种实现 符合忆容器电压-电荷关系的模拟仿真电路。
【背景技术】
[0002] 忆容器是继第四种新型电路元件忆阻器之后的另一种记忆元件。此类器件具有纳 米结构和记忆特性，无需电源即可存储信息，可应用于非遗失性存储器和人工神经网络等 领域。目前只提出了忆容器的几个数学模型，尚未实现实际的物理器件。为了对忆容器进 行预先研究，设计一种忆容器仿真器具有重要意义。目前，虽然已经报导了少量的忆容器仿 真器模型，但都以分段线性、二次或三次非线性函数作为其数学模型，这与纳米结构下的忆 容器特性有较大差异，难以精确模拟实际忆容器的特性。因此，设计一种原理简单、精确的 忆容器等效电路具有重要意义。
【发明内容】
[0003] 针对现有技术存在的上述不足，本发明提供了一种实现忆容器仿真器的电路，用 以模拟忆容器的伏库特性，替代实际忆容器进行试验和应用及研究。
[0004] 本发明解决技术问题所采取的技术方案如下：实现忆容器仿真器的电路，包括集 成运算放大器U1和乘法器U2，集成运算放大器U1用于实现积分器运算、反相放大器运算和 加法器运算。积分器用于实现输入信号的积分，再通过第一反相放大器实现积分信号的反 相放大，将反相放大后的信号输入到乘法器U2,乘法器U2的另一端与输入信号相连，乘法 器U2用于实现信号的相乘。输入信号再通过第二反相放大器实现输入信号的反相放大，将 反相放大后的信号输入到加法器，同时将通过乘法器U2相乘后的信号输入到加法器，加法 器用于实现信号的求和运算，最终得到输出电荷量。
[0005] 优选的，所述的忆容器仿真器电路，包括集成运算放大器U1，乘法器U2,九个电 阻，一个电容。
[0006] 所述的集成运算放大器U1采用LF347BD;乘法器U2采用AD633。
[0007] 所述的集成运算放大器U1的第1引脚与第一电容C1的一端、第二电阻R2的一 端、第三电阻R3的一端连接，第2引脚与第一电容C1的另一端、第二电阻R2的另一端、第 一电阻R1的一端连接，第3、5、10、12引脚接地，第4引脚接电源VCC，第6引脚与第五电阻 R5的一端、第六电阻R6的一端连接，第7引脚与第六电阻R6的另一端、第七电阻R7的一 端连接，第8引脚与第九电阻R9的一端连接并作为输出端，第9引脚与第七电阻R7的另一 端、第八电阻R8的一端、第九电阻R9的另一端连接，第13引脚与第三电阻R3的另一端、第 四电阻R4的一端连接，第14引脚与第四电阻R4的另一端、乘法器U2的第1引脚连接；第 一电阻R1的另一端、第五电阻R5的另一端作为输入端，第八电阻R8的另一端与乘法器U2 的第7引脚连接；乘法器U2的第2、4、6引脚接地，乘法器U2的第3引脚与输入端连接，第 5引脚接电源VEE，第8引脚接电源VEE。
[0008] 本发明设计了一种能够实现忆容器伏库特性的模拟等效电路，该等效电路只含1 个集成运放和1个乘法器，结构简单。利用集成运算电路实现忆容器特性中的相应运算，其 中，集成运算放大器主要用以实现电压的积分运算、反相放大和加法运算，模拟乘法器用以 实现电压积分与电压的乘积。
【附图说明】
[0009] 图1是本发明的电路结构框图。
[0010] 图2是本发明实现忆容器特性的模拟电路原理图。
【具体实施方式】
[0011] 下面结合附图对本发明优选实施例作详细说明。
[0012] 本发明的理论出发点是忆容器的伏库特性的一般数学表达式：
[0013]
.V J
[0014] 如图1所示，本实例忆容器仿真器等效电路包括集成运算放大器U1和乘法器U2， 集成运算放大器U1主要实现积分运算、反向放大和加法运算；乘法器U2实现两个信号的相 乘；U1 采用LF347BD，U2 采用AD633JN。LF347BD、AD633JN为现有技术。
[0015] 如图2所示，忆容器的电压u的测试端A通过第一电阻R1接入集成运算放大器U1 的引脚2,即积分器的输入端，忆容器的电荷量q的测试端B接U1的引脚8,即加法器的输 出端。
[0016] 集成运算放大器U1内有4个运算放大器，其中，第1、2、3引脚对应的运算放大器 与第一电阻R1、第二电阻R2和第一电容C1构成积分器，用以实现电压％的积分，得到负的 磁通量P*即U1引脚1的电压七为：
[0017]
[0018] 集成运算放大器U1的第5、6、7引脚对应的运算放大器，与第五电阻R5、第六R6构 成反向运算放大器，用以实现输入电压uA的反相增益，即U1引脚7的电压u7为：
[0019]
[0020] 集成运算放大器U1的第12、13、14引脚对应的运算放大器，与第三电阻R3、第四电 阻R4构成反向运算放大器，用以实现正的磁通量P，并放大，即U1引脚14的电压u14为：
[0021]
[0022] 乘法器U2的型号为AD633JN，用以实现输入电压和输入电压积分（磁通量）的乘 积运算，即U2输出端W引脚的电压士为：
[0023]
[0024]集成运算放大器U1的第8、9、10引脚对应的运算放大器，与第七电阻R7、第八电阻R8、第九电阻R9构成加法器，用以实现电压与乘法器U2输出量的相加，即U1引脚8的电压 u8为：
[0025]
[0026] us即为忆容器的电荷量q，uA即为忆容器的电压u，可将上式化简为：
[0027]
[0028]忆容器模拟等效电路的伏库特性，与忆容器数学模型比较可知：
[0029]
[0030] 集成运算放大器U1的第1引脚与第一电容C1的一端、第二电阻R2的一端、第三 电阻R3的一端连接，第2引脚与第一电容C1的另一端、第二电阻R2的另一端、第一电阻R1 的一端连接，第3、5、10、12引脚接地，第4引脚接电源VCC，第6引脚与第五电阻R5的一端、 第六电阻R6的一端连接，第7引脚与第六电阻R6的另一端、第七电阻R7的一端连接，第8 引脚与第九电阻R9的一端连接并作为输出端，第9引脚与第七电阻R7的另一端、第八电阻 R8的一端、第九电阻R9的另一端连接，第13引脚与第三电阻R3的另一端、第四电阻R4的 一端连接，第14引脚与第四电阻R4的另一端、乘法器U2的第1引脚连接；第一电阻R1的 另一端、第五电阻R5的另一端作为输入端，第八电阻R8的另一端与乘法器U2的第7引脚 连接；乘法器U2的第2、4、6引脚接地，乘法器U2的第3引脚与输入端连接，第5引脚接电 源VEE，第8引脚接电源VEE。
[0031]本领域的普通技术人员应当认识到，以上实施例仅是用来验证本发明，而并非作 为对本发明的限定，只要是在本发明的范围内，对以上实施例的变化、变形都将落在本发明 的保护范围内。
【主权项】
1. 一种忆容器仿真器的电路，包括集成运算放大器U1和乘法器U2,其特征在于：集成 运算放大器U1用于实现积分器运算、反相放大器运算和加法器运算；积分器用于实现输入 信号的积分，再通过第一反相放大器实现积分信号的反相放大，将反相放大后的信号输入 到乘法器U2,乘法器U2的另一端与输入信号相连，乘法器U2用于实现信号的相乘；输入信 号再通过第二反相放大器实现输入信号的反相放大，将反相放大后的信号输入到加法器， 同时将通过乘法器U2相乘后的信号输入到加法器，加法器用于实现信号的求和运算，最终 得到输出电荷量。2. 根据权利要求1所述的一种忆容器仿真器电路，其特征在于：包括集成运算放大器 U1，乘法器U2,九个电阻，一个电容； 所述的集成运算放大器U1采用LF347BD;乘法器U2采用AD633 ; 所述的集成运算放大器U1的第1引脚与第一电容C1的一端、第二电阻R2的一端、第 三电阻R3的一端连接，第2引脚与第一电容C1的另一端、第二电阻R2的另一端、第一电阻 R1的一端连接，第3、5、10、12引脚接地，第4引脚接电源VCC，第6引脚与第五电阻R5的一 端、第六电阻R6的一端连接，第7引脚与第六电阻R6的另一端、第七电阻R7的一端连接， 第8引脚与第九电阻R9的一端连接并作为输出端，第9引脚与第七电阻R7的另一端、第八 电阻R8的一端、第九电阻R9的另一端连接，第13引脚与第三电阻R3的另一端、第四电阻 R4的一端连接，第14引脚与第四电阻R4的另一端、乘法器U2的第1引脚连接；第一电阻 R1的另一端、第五电阻R5的另一端作为输入端，第八电阻R8的另一端与乘法器U2的第7 引脚连接；乘法器U2的第2、4、6引脚接地，乘法器U2的第3引脚与输入端连接，第5引脚 接电源VEE，第8引脚接电源VEE。
【专利摘要】本发明公开了一种忆容器仿真器的电路，该电路包括集成运算放大器U1和乘法器U2，集成运算放大器U1用于实现积分器运算、反相放大器运算和加法器运算；积分器用于实现输入信号的积分，再通过第一反相放大器实现积分信号的反相放大，将反相放大后的信号输入到乘法器U2，乘法器U2的另一端与输入信号相连，乘法器U2用于实现信号的相乘；输入信号再通过第二反相放大器实现输入信号的反相放大，将反相放大后的信号输入到加法器，同时将通过乘法器U2相乘后的信号输入到加法器，加法器用于实现信号的求和运算，最终得到输出电荷量。本发明只含1个集成运放和1个乘法器，结构简单。
【IPC分类】G06F17/50
【公开号】CN105373678
【申请号】CN201510909762
【发明人】王光义, 蒋诗意, 王晋
【申请人】杭州电子科技大学
【公开日】2016年3月2日
【申请日】2015年12月10日