层次lvs中的port归纳匹配方法

层次lvs中的port归纳匹配方法
【专利说明】层次LVS中的PORT归纳匹配方法 技术领域
[0001] 本发明属于半导体集成电路自动化设计领域，主要涉及后端版图设计（Layout)与 原理图设计（Schematic) -致性检查（LVS-LayoutVersusSchematic)技术。 【背景技术】
[0002] 版图设计和验证是集成电路设计流程中重要的一环，高效准确的验证能够有效地 提高集成电路设计的效率，极大降低设计失败的风险，是集成电路在流片之前的最后一个 验证环节。然而随着工艺不断的向着纳米级发展，在超大规模乃至甚大规模集成电路设计 中，版图规模急剧膨胀，Flat(打散）的版图验证方法开始渐渐不能应对这种甚大规模级别 的版图验证，层次版图验证方法的优点逐渐体现出来：利用版图在设计过程中所具有层次 的特点，对多次重复出现的版图单元只需验证一次，减少冗余的验证操作和运算，从而有效 提高计算效率。
[0003] 层次LVS验证是版图验证中两个最大的验证环节之一，首先需要从版图中提取出 层次网表，然后与原理图的层次网表进行同构比较，这种比较基于网表层次，依次对各个单 元进行同构比较。相对于传统的FlatLVS验证方法，层次化LVS的思想就是利用原理图和 版图网表本身具有层次性的特点，减少重复比较，避免了在打散情况下，若一个单元被引用 了η次，则打散LVS要对这个单元的内容作η次比较，同样的，若单元内有一个LVS错，则打 散LVS对同一个错会报η次等情况。由此可见，层次LVS比打散LVS充分利用了版图数据 的层次化关系，在处理电路的规模、减少数据处理时间、减少内存占用、和减少错误结果数 量等诸方面有着极大的优越性。对规模超过百万晶体管的集成电路设计优势更加明显。
[0004] 对于层次的LVS验证，在理想情况下，按照拓扑或者反拓扑顺序把所有单元依次 比较一次就能够完成LVS比较，但是在实际中，单元中可能包含对称电路导致PORT(端口)相 互可交换，或者单元实例的PIN(引脚)对称连接造成无法一次性决定Layout与Schematic 的对应匹配关系，当出现类似情况时，层次LVS验证通常会任意选定匹配关系或者多次循 环反复比较。快速高效地确定这种状态下的PORT对应匹配关系，成为层次LVS通常需要重 点解决的问题。
[0005] 部分术语和简写的说明： 层次单元XXX-YYY:表示由Layout单元XXX和Schematic单元YYY所组成的层次单 元； 层次单元XXX:层次单元（XXX-XXX)的简写； PORT是一种特殊的线网，是单元中与外部环境连接的线网； PIN是PORT在父单元中的表现形式，子单元实例X引用单元SC，则每个SC的PORT就 是一个X的PIN，父单元中的线网通过PIN与子单元的PORT相连接； 匹配对（Nodel，Node2):表不Layout中Nodel与Schematic中Node2 匹配，Nodel和Node2可以是线网或者器件或者单元实例； 分组关系{(Nodel,Node2, · ·，Noden)，（_Nodel, _Node2,…，_Noden)}:表不Layout中 节点Node1，Node2,··，Noden与Schematic中 _Nodel, _Node2,…，_Noden不能确定具体的 一一对应的匹配关系，但由于对称关系属于同一组，即Layout中第i个节点Nodei有可能 与Schematic(_Nodel, _Node2,…，_Noden)中任何一个节点匹配，而不会与Schematic中 (_Nodel，_Node2, ..·，_Ν〇(1θη)以外的其他节点匹配。
【发明内容】

[0006] 本发明提供一种层次LVS中的PORT归纳匹配方法，能够充分利用所有父单元中所 有子单元实例的PIN上连接关系，无论是已经确定匹配关系的PIN匹配对还是未匹配的多 个PIN线网组成的分组，均按照统一方法归纳整理出权重值给子单元，从而帮助子单元确 定其PORT的匹配或者分组关系，减少LVS层次验证的循环迭代次数。
[0007] 本发明的主要思路有：充分利用所有父单元中所有子单元实例的PIN上连接关 系，归纳整理出权重值给子单元的PORT，从而帮助子单元确定其PORT的匹配或者分组关 系，对父单元和子单元的处理分别如下： (1) 对父层次单元，分别处理组成层次单元的Layout和Schematic单元，遍历其中所 有子单元实例，对子单元实例的PIN上连接的每一个线网，依据线网自身独有的某些特性 --归纳出一个权重值，累计到子单元对应的PORT上： 其中归纳的具体步骤为：对当前的子单元实例，依次遍历PIN连接的线网，然后依据 线网自身独有的某些特性计算出一个权重值并累计到子单元的对应PORT上； 其中权重值计算方法为： 对于已经匹配的Layout线网LayNetID和Schematic线网SouNetID，权重公式Wl=LayNetSig〈〈移位数 +SouNetSig,这里LayNetSig，SouNetSig分别是Layout线网 LayNetID和Schematic线网SouNetID独有的特性，LayNetSig,SouNetSig可以是一个唯 一的编号，也可以是内存指针地址，能够唯一代表该线网特性即可； 对于还处于未匹配状态的线网，权重公式W2=GroupSig*GroupSig，这里GroupSig是线 网所在的分组唯一的编号或者内存指针地址； (2) 对子层次单元，遍历所有未匹配的PORT分组，遍历组中Layout和Schematic的 PORT并根据PORT各自的权重值，将具有相同权重值的PORT组成新的组，从而对PORT原来 所在的分组进行二次分组，缩小组的规模。
[0008] 最小的组中有且仅有一个版图PORT和原理图PORT，即为匹配对。
[0009] 【附图说明】 图1层次PORT归纳匹配流程图 图2 -个层次LVS实例 【具体实施方式】 【具体实施方式】，主要包括两部分： (1)遍历所有父层次单元，并分别按照以下步骤处理其Layout和Schematic单元： 依次遍历本单元（Layout或Schematic)中的每一个子单元实例，对子单元SC的实例Xn，遍历其PINi上连接的线网Nj，依据线网Nj自身独有的某些特性归纳出一个权重值W， 并将权重值W累计到子单元SC对应的第i个PORT上，其中： 1. 1归纳的具体步骤为，对当前的子单元实例Xn，依次遍历PINi连接的线网Nj，然后 依据线网Nj是否匹配分别采用不同的特性计算出一个权重值W并累计到子单元SC的第i 个PORT上，权重值计算方法为： 对于已经匹配的线网Nj，以及其匹配线网为Nk，按照Layout线网和Schematic线网 的顺序，取线网各自的指针地址组成独有特性对（LayNetSig，SouNetSig)，采用权重公式 Wl=LayNetSig〈〈 32 +SouNetSig计算，这里LayNetSig,SouNetSig可以是一个唯一的编 号，也可以是内存指针地址，移位数选择32,也可以是其他整数值； 对于还处于未匹配状态的线网Nj，将其所属的组的指针地址GroupSig作为线网的独 有特性，采用权重公式W2=GroupSig*GroupSig计算，当然GroupSig也可以是线网所在的分 组唯一编号； (2)对子层次单元，具体的实施步骤为： 2. 1遍历所有未匹配的PORT分组； 2. 2对当前PORT所在的组G，遍历组G中包含的Layout和Schematic的PORT; 2. 3根据父单元所归纳出的每个PORT各自的权重值，将G中具有相同权重值的PORT组 成新的组，这样原来的组G可以被分裂成多个更小的组Gl，G2,…，Gk; 当分组小到一定程度，即有且仅有一个版图PORT和