芯片装置及其电子系统的制作方法
【技术领域】
[0001]本发明涉及一种芯片装置及其电子系统，特别涉及一种通用输入输出(generalpurpose input/output)接脚取代系统控制中断(system control interrupt, SCI)接脚的芯片装置及其电子系统。
【背景技术】
[0002]高级配置与电源接口(AdvancedConfigurat1n and Power Interface, ACPI)是由Intel、Microsoft、Phoenix、HP和Toshiba等厂商共同制定的电脑电源管理规格，目的是让操作系统可以直接的管理各种装置利用电源的状况。现行高级配置与电源接口架构下定义出电脑系统运作时的不同状态和电源模式:正常工作状态GO包含SO模式，睡眠状态Gl包含SI?S4模式,而关机状态G2包含S5模式。以下简述在SO?S5模式下电脑系统中主要元件的供电情形:
[0003]SO模式:电脑系统的操作系统以及应用程序都在执行，且持续供电给所有元件。
[0004]SI模式:中央处理单元(central processing unit, CPU)停止执行指令,但仍持续供电给CPU和其它元件；
[0005]S2模式:停止供电给CPU，但仍持续供电给其它元件；
[0006]S3模式:仅持续供电给存储器，但停止供电给其它元件；
[0007]S4模式:将存储器数据写入硬盘，停止供电给所有元件；
[0008]S5模式:完全关闭所有元件。
[0009]在现行的高级配置与电源接口中，电子产品(如笔记本电脑、平板电脑)中用来执行高级配置与电源接口操作系统(operat1n system)的芯片组(如南桥芯片组)仅能稱接至单一运算装置(如嵌入式控制器(embedded controller))。电子产品中其余硬件装置(如风扇、电池或温度管理芯片)可耦接至此运算装置，从而通过运算装置控制芯片组执行特定事件。运算装置是通过内部整合电路(Inter-1ntegrated Circuit, I2C)接口或通用输入输出(general purpose input/output,GP10)接脚I禹接至电子产品中的硬件装置。当耦接至运算装置的硬件装置数目持续增加时，运算装置上的通用输入输出接脚数目可能会不足，与操作装置内部整合电路接口的存取速度也会降低。在此状况下，若将电子产品中部分的硬件装置直接耦接至芯片组的通用输入输出接脚，芯片组与硬件装置间需额外配置滤波电路，以滤除噪声。当直接耦接至芯片组的硬件装置数目持续上升时，电子产品的成本将大幅增加。此外，若电子产品中部分的硬件装置是通过芯片组的内部整合电路接口耦接至芯片组，亦会造成芯片组的内部整合电路接口存取效率下降。因此，当电子产品中硬件装置数量持续上升时，如何提升芯片组的运作效率便成为业界亟欲探讨的议题。
【发明内容】
[0010]为了解决上述的问题，本发明提供一种利用通用输入输出(general purposeinput/output)接脚取代系统控制中断(system control interrupt, SCI)接脚的芯片装置及其电子系统。
[0011 ] 本发明公开一种电子系统，包含有一芯片装置，用来执行一高级配置与电源接口(Advanced Configurat1n and Power Interface, ACPI)操作系统(operating system)；以及一第一运算装置，通过一第一事件接脚(Pin)及一第一时钟脉冲接脚耦接至该芯片装置；其中该第一运算装置于该第一事件接脚传送一第一事件信号至该芯片装置，并于该第一时钟脉冲接脚传送一第一时钟脉冲信号至该芯片装置，以控制该芯片装置执行一第一事件。
[0012]本发明另公开一种芯片装置，用于执行一高级配置与电源接口(AdvancedConfigurat1n and Power Interface, ACPI)操作系统(operating system),该芯片装置包含有一第一事件接脚，耦接于一第一运算装置，以接收一第一事件信号；以及一第一时钟脉冲接脚，耦接于该第一运算装置，以接收一第一时钟脉冲信号；其中该芯片装置根据该第一时钟脉冲信号及该第一事件信号，执行一第一事件。
【附图说明】
[0013]图1为本发明实施例一电子系统的示意图。
[0014]图2为图1所示的电子系统运作时相关信号的示意图。
[0015]图3为图1所示的电子系统运作时相关信号的示意图。
[0016]图4为本发明实施例一流程的流程图。
[0017]附图标记说明:
[0018]10电子系统
[0019]100芯片装置
[0020]102、104芯片装置
[0021]106硬件装置
[0022]108、110按键
[0023]40流程
[0024]400 ?414步骤
[0025]CP时钟脉冲接脚
[0026]CS时钟脉冲信号
[0027]EP事件接脚
[0028]ES事件信号
[0029]LE、QE事件
[0030]LEN> QEN事件编号
[0031]SCIP系统控制中断接脚
[0032]VH高逻辑电压
[0033]VL低逻辑电压
【具体实施方式】
[0034]请参考图1，图1为本发明实施例一电子系统10的示意图。电子系统10可为如笔记本电脑、平板电脑、个人电脑、智能手机等电子产品。如图1所示，电子系统10包含有一芯片装置100及运算装置102、104。芯片装置100用来执行高级配置与电源接口(AdvancedConfigurat1n and Power Interface, ACPI)操作系统(operating system)。举例来说，芯片装置100可为一南桥芯片组，且不限于此。运算装置102、104可为微处理器、单芯片微控制器、嵌入式控制器等运算装置，且不限于此。运算装置102通过一系统控制中断(systemcontrol interrupt, SCI)接脚SCIP稱接至芯片装置100。需注意的是,根据高级配置与电源接口操作系统的规范，芯片装置100仅拥有单一系统控制中断接脚SCIP可耦接至运算装置。因此，运算装置104无法直接通过唯一的系统控制中断接脚SCIP耦接至芯片装置100，而是通过一事件接脚EP及一时钟脉冲接脚CP耦接至芯片装置100。据此，运算装置104可通过在事件接脚EP中传送的事件信号ES及在时钟脉冲接脚CP中传送的时钟脉冲信号CS，指示芯片装置100执行特定事件。如此一来，用来执行高级配置与电源接口操作系统的芯片装置100可耦接至多个运算装置，以提升芯片装置100与电子系统10中硬件装置的沟通效率。
[0035]详细来说，运算装置102除了通过系统控制中断接脚SCIP耦接至芯片装置100夕卜，亦通过内部整合电路(Inter-1ntegrated Circuit, I2C)接口或通用输入输出(generalpurpose input/output,GP10)接脚稱接至电子产品中的硬件装置(如风扇、电池或温度管理芯片等)(未绘示于图1)。在此状况下，当耦接至运算装置102的硬件装置欲控制芯片装置100执行一事件QE时，运算装置102可通过系统控制中断接脚SCIP指示芯片装置100利用特定端口(port)(如端口 62、66)读取对应于事件QE的一事件编号QEN，芯片装置100从而根据事件编号QEN执行事件QE。运算装置102通过系统控制中断接脚SCIP与芯片装置100进行通信以控制芯片装置100执行事件QE的运作原理应为本领域技术人员所熟知，为求简洁，在此不赘述。
[0036]另一方面，运算装置104通过内部整合电路接口耦接至电子产品中一硬件装置106 (如风扇、电池或温度管理芯片等)，并通过通用输入输出接脚耦接至电子产品中的按键108、110。当硬件装置106或按键108、110欲控制芯片装置100执行一事件LE时，运算装置104分别于时钟脉冲接脚CP及事件接脚中传送时钟脉冲信号CS及事件信号ES至芯片装置100，其中时钟脉冲接脚CP及事件接脚EP为芯片装置100的通用输入输出接脚。运算装置104首先于时钟脉冲信号CS传送一起始位元S，以触发一中断来通知芯片装置100运算装置104即将开始于事件信号ES中传送事件LE的一事件编号LEN。接下来，每当时钟脉冲信号CS指示(如触发)中断时，芯片装置100取样事件信号ES，以取得事件编号LEN的其中一位元。当时钟脉冲信号CS指示中断的次数(即芯片装置100取样事件信号ES的次数)达到一预设值TH时，芯片装置100判断已取得完整的事件编号LE，进而根据所取得的事件编号LEN执行事件LE。如此一来，运算装置104可通过事件接脚EP及时钟脉冲接脚CP (即芯片装置100的通用输入输出接脚)，控制芯片装置100执行耦接至运算装置104的硬件装置106或按键108、110所欲执行的事件LE。据此，当电子系统10中硬件装置的数目增加时，电子系统10可通过利用通用输入输出接脚耦接至芯片装置100的运算装置104，提升电子系统10的运作效率。
[0037]请参考图2，图2为图1所示的电子系统10运作时相关信号的示意图。如图2所示，时钟脉冲信号CS是于一时间点Tl由对应于逻辑电平“I”的一高逻辑电平VH下降至对应于逻辑电平“O”的一低逻辑电平VL。在一实施例中，高逻辑电压VH可为电子系统10中最高电压(如电源的电压)，而低逻辑电压VL可为地端的电压，但不限于此。在此状况下，芯片装置100判断时钟脉冲信号CS发送出起始位元(即触发中断)，并将时钟脉冲信号CS指示中断的条件设定为当时钟脉冲信号CS由低逻辑电压VL切换为高逻辑电压VH时。接下来，时钟脉冲信号