基于边表示短路关键面积网络的集成电路版图优化方法
【技术领域】
[0001]本发明涉及微电子领域和计算机技术领域，更进一步涉及图像处理技术和集成电 路技术领域的基于边表示短路关键面积网络的集成电路版图优化方法。本发明基于优化冗 余物缺陷构造一种边表示短路关键面积网络，来提高集成电路版图的成品率和可靠性，可 应用于优化集成电路版图的设计。
【背景技术】
[0002] 随着集成电路复杂度的增加与芯片面积、特征尺寸和栅氧厚度的减小、亚波长光 刻技术的广泛应用，进一步降低了集成电路（1C)的成品率。另外制造缺陷引起的成品率损 失和化学机械抛光引起的平整度等问题，使得单纯按照设计规则设计的集成电路无法获得 预期的成品率。因此研究如何改善版图布线，提高集成电路成品率具有非常重要的意义。
[0003] 集成电路制造工艺中有很多因素会产生冗余物缺陷，引起集成电路中某些关键面 积区域出现缺陷，从而导致电路出现故障，在这些故障中，其中由冗余物缺陷引起的短路故 障占80%以上。考虑随机缺陷的成品率设计的重要途径是在设计阶段，尤其是版图设计阶 段，依据引起随机成品率损失的缺陷信息进行优化设计，根据已有的研究结果，版图优化中 优化线网的选择效率至关重要。目前，关于冗余物缺陷的版图优化线网的选择方法的研究 报道的还比较少。
[0004] 西安电子科技大学申请的专利"基于数学形态学的集成电路版图优化方法"（专利 申请号200810231787.7，公布号CN 101419643A)和宁盼，王俊平，张广艳的论文"基于图像 处理的版图优化方法"（电子科技，2013)都与集成电路版图优化有关。前者基于数学形态学 理论将短路关键面积按递减顺序排列，并依据递增排序顺序依次对版图进行优化，但是未 实现实际版图的优化且速度较慢，优化耗时长。后者基于试探法以关键面积为驱动实现了 实验版图的优化，该方法的主要缺点是每次优化完毕后都要重新计算各线网对之间的短路 关键面积，并重新排序，每次优化只能对一条线网进行处理，过程复杂度较高，耗时长，难以 处理大型复杂版图。
[0005] 中国科学院微电子研究所申请的专利"一种加速集成电路物理版图分析和优化的 方法"（专利申请号201010214239.0,公布号CN 102314523A)公布了一种加速集成电路物理 版图分析和优化的方法。该发明利用多级区域分割算法对电路版图进行划分，利用同构分 析方法对划分后区域进行分析，找出其中相同的区域，对于时间顺序上在后的相同区域，不 用再进行计算，而是直接复用与其完全相同的时间顺序上在先的区域计算结果，从而节约 时间，提高速度。该发明的不足之处在于，可处理的电路版图具有局限性，不能加速优化没 有相同区域的电路版图。没有考虑冗余物缺陷对电路版图的影响，对于优化的结果不够准 确。
【发明内容】
[0006] 本发明的目的在于克服上述已有技术的不足，提出了基于冗余物缺陷构造一种边 表示短路关键面积网络。这是将版图中的线网和冗余物缺陷引起的短路关键面积相联系的 一种新尝试，它不仅能用于版图优化，同时在成品率的估计及提升研究上具有一定的潜力。
[0007] 实现本发明目的的集成电路版图优化方法的具体步骤如下：
[0008] (1)输入原始版图并标记线网
[0009] 输入一幅版图图像作为源图像，利用matlab库函数将源图像转化为二值图，按列 递增的顺序赋予二值图中各连通区域即各线网以编号，得到的线网编号为1，2,…，num，num 为线网总数；
[0010] (2)计算线网间的带权短路关键面积
[0011] 对于两个相邻的线网，当有冗余物缺陷出现时，导致其连通的缺陷中心组成的区 域就是这两个线网间的短路关键面积，再给短路关键面积的值赋予方向性，即得到线网间 的带权短路关键面积；
[0012] (3)基于邻接表的边表示短路关键面积网络的形成
[0013] 将整个短路关键面积用一个带权的有向网络来表示，线网表示为顶点；短路关键 面积表示为有向边;短路关键面积的大小表示为边上的权值，带权值的有向网络即为边表 示短路关键面积网络，用数据结构中邻接表的方式存储该网络，形成短路关键面积邻接表 CA；
[0014] (4)添加源点和汇点
[0015] 4a)对于邻接表CA，寻找零入度和零出度，入度是该结点作为网络中边的终点的次 数之和，出度是该结点作为网络中边的起点的次数之和；
[0016] 4b)判断零入度和零出度的个数C，R;
[0017 ] 4c)若C或者R大于2，则说明短路关键面积网络中存在多输入或多输出的情况，需 要添加入度为零与顶点号为零的源点或出度为零与顶点号为num+1的汇点，其中与源点或 者汇点连接的边权值设定为1.0,通过添加源点和汇点将短路关键面积网络设置为单输入、 单输出的网络；
[0018] 4d)将添加源点和汇点后形成的短路关键面积网络用数据结构中邻接表的方式存 储，得到新的邻接表CAE;
[0019] (5)拓扑排序
[0020] 5a)检索邻接表CAE，找出入度为零的结点并入栈；
[0021] 5b)从栈中弹出栈顶元素并输出，把该结点发出的所有有向边删除，即把与该结点 连接的各个邻接结点的入度减1;
[0022] 5c)重新检索进行以上操作后的邻接表，找出新的入度为零的结点并入栈；
[0023] 5d)重复5b、5c步骤，直到栈为空为止；
[0024] 5e)得到拓扑排序后的顺序D( i)，i = 1，2，…，num;
[0025] (6)求关键路径获得关键关键面积
[0026] 6a)按照拓扑排序后的顺序D(i)求出各顶点事件的最早发生时间，按拓扑序列的 逆序求出各顶点事件的最迟发生时间；
[0027 ] 6b)根据最早发生时间和最迟发生时间的值求出顶点事件的最早开始时间和最迟 开始时间；
[0028] 6c)如果顶点事件的最迟开始时间等于最早开始时间，则顶点事件所对应的关键 面积为关键关键面积，关键路径是由关键关键面积构成的路径；
[0029] 6d)判断关键路径中是否含有源点或者汇点，若存在，则修正关键路径，即直接去 掉源点或者汇点，得到修正后的关键路径；
[0030] (7)获得待优化关键线网
[0031]对边表示短路关键面积网络中的关键面积平行地进行优化，影响整个成品率的最 大关键面积是从源点到汇点的关键面积最大的路径长度，即该网络中从源点到汇点的具有 最大路径长度的路径，关键路径上的线网即为关键线网；
[0032] (8)对关键线网进行优化
[0033] 在不改变电路性能的如提下，上、下、左、右移动关键线网，减小线网间的短路关键 面积，重复以上过程，直到满足要求。
[0034] 本发明与现有技术相比具有如下优点：
[0035]第一、本发明实现了边表示短路关键面积网络的物理存储结构，利用邻接表的存 储结构进行数据存储。由线网间短路关键面积的实际含义可以看出，存储方式的空间复杂 度小于0(N2/2);而现有方法采用邻接矩阵的存储结构进行数据存储，存储方式的空间复杂 度为〇(N 2)。跟现有的方法比较，本发明的方法将大量减少临界面积的存储空间，降低了数 据存储的空间复杂度。
[0036] 第二、本发明提出的一种基于边表示短路关键面积网络的集成电路布局优化方法 和关键路径提取方法，经仿真实验结果证明不仅能够实现对多条线网的同步处理，而且在 优化率和准确性方面也得到了很大的提升，在实现布局优化的同时还大幅度的降低了优化 的时间，能够实现大型复杂的实际电路版图。本文发明的运用能够降低集成电路的缺陷率， 使电路的性能得到提尚，从而提尚集成电路的广量。
【附图说明】
[0037] 图1是本发明的流程图；
[0038]图2是本发明的版图标记示意图；
[0039]图3是冗余物缺陷形成的短路关键面积；
[0040]图4是本发明对图2版图形成的边表不短路关键面积网络不意图；
[0041] 图5是用邻接表的方式储存图4所示的边表示短路关键面积网络得到的邻接表；
[0042] 图6是本发明对图2版图添加源点和汇点的边表示短路关键面积网络示意图；
【具体实施方式】
[0043]下面结合图对本发明的具体实施步骤做进一步的详细描述。
[0044]根据附图1，实现本发明方法的步骤如下：
[0045]步骤1.输入原始版图并标记线网
[0046]输入一幅版图图像作为源图像，利用matlab库函数将源图像转化为二值图，然后 按递增的顺序赋予二值图像中各连通区域以编号，即给各个线网编号。如图2所示，图2是已 转换的二值平面版图，有8个连通区域，即8个线网，其按列编号1···8;
[0047]步骤2.计算线网间的带权短路关键面积
[0048]如图3所示，对m行πη列的任意形状的线网Ni和η」行mj列的任意形状线网Nj，其中i， j = l，2,…8，i〈j。当有冗余物缺陷出现时，导致其连通的缺陷中心组成的特殊区域面积就 是这两个线网的短路关键面积。图3中的化、％为线网，cKU。)为缺陷，（1，Υ。)为缺陷的形 心位置，Ae(d(X。，Υ。），Ni，Nj)为d(X。，Υ。)在Ni，Nj上形成的短路关键面积。
[0049] 根据形态学膨胀运算及短路关键面积的定义，真实冗余物缺陷d(Xc，Y。)与线网K、 Nj膨胀运算的交集为缺陷d(X。，Y。)对任意形状导体Ni、Nj的短路关键面积(d(X。，Y。），Ni， %)，通过以下几个式子计算：
[0050] Asd(d(Xc,Yc),Ni,Nj)=D(Ni,d(Xc,Yc)) nD(Nj,d(Xc,Yc)),.....(1)
[0051] SNi = Asd(d(Xc,Yc),Ni,Nj) ΠΝι,................(2)
[0052] SNj = Asd(d(Xc,Yc),Ni,Nj) HNj,................(3)
[0053]
[0054] n为交运算符号；
[0055] (X。，Υ。)为真实缺陷的形心和结构元素的原点位置；
[0056] 0(吣，(1(父。，￥。)）为缺陷(1(父。，￥。)对线网吣的膨胀；
[0057] 0(%，(1〇。，￥。)）为缺陷(1(父。，￥。)对线网％的膨胀；
[0058] 步