C从机装置的控制装置的制造方法
【技术领域】
[0001] 本发明涉及一种用于控制至少一个I2C从机装置的方法。本发明还涉及一种用于 至少一个I2C从机装置的控制装置。
【背景技术】
[0002] I2C接口（英语：Inter-Integrated Circuit:内部集成电路)使用两个双向线路来 提供一个或多个主机和一个或多个从机之间的通信。所述两个线路SDA(英语:Serial Data Line)和SGL(英语:Serial Clock Line)用于发送数据并且说明在接口或者总线上的交换 的开始和结束。交换的开始和结束以"START"和"STOP"表示。I 2C总线上的每一个从机装置 必须具有探测START/ST0P状态和/或发送和/或接收数据的装置。
[0003] 但是，从机装置也必须在正确和不正确的交换之间进行区分并且允许仅仅对正确 的交换做出反应。所述不允许的交换没有根据I 2C规范，但是通常由市场中的不同微运算装 置使用，以便复位(英语:reSet)I2C总线上的所有装置。
[0004] 例如在US 6530029或者CN 202600693中公开的已经已知的电路具有以下问题:所 述问题具有上述没有根据标准的交换并且可能导致装置不再正确运行的状态。
[0005] 在EP 1607864中公开的看门狗计时器可以解决所述问题。在此，但是可能发生的 是，交换中的一些没有被识别或者被丢弃，这可能导致数据的损失。
[0006] 在GB 231 3987中提出的另一解决仅仅当具有在可以用于过采样（英语： oversample)信号SDA和SGL的装置中具有更高频率的系统时钟时才起作用。
【发明内容】
[0007] 因此本发明的任务是，提供一种支持I2C总线上的I2C从机装置的可靠运行的方法。
[0008] 根据第一方面，所述任务借助用于控制I2C从机装置的方法来解决，所述方法具有 以下步骤：
[0009] -分析处理I2C总线的数据线路上和时钟线路上的状态；
[0010] -给数据线路上和时钟线路上的状态分配状态图的状态，其中借助控制装置从状 态图的状态生成用于I2C从机装置的控制信号。
[0011] 有利地，可以借助根据本发明的方法对于总线参与者"隐藏"I2C总线上的禁止的 或者非法的动作。如果在总线上出现非法的状态，则始终激活复位状态。有利地，这借助同 步电路简单地实现。由此，I 2c从机总是可以正确地运行，不管非法的事件，这在I2C总线上发 生。结果，因此保护I 2C从机免于对总线的错误应答，其中有利地所有连接在I2C总线上的I2C 从机装置从本发明获益。
[0012] 根据第二方面，所述任务借助用于控制I2C从机装置的控制装置来解决，所述控制 装置具有：
[0013] -I2C总线的数据线路的输送装置；
[0014] _I2C总线的时钟线路的输送装置;其中
[0015] -控制装置设置成，所述控制装置给数据线路上和时钟线路上的状态分配状态图 的状态；
[0016] -其中从状态图的状态生成用于I2C从机装置的控制信号。
[0017] 所述方法和所述控制装置的优选扩展方案是从属权利要求的主题。
[0018] 所述方法的一个有利的扩展方案设置，当时钟线路具有高电平并且数据线路具有 下降沿时，随后是时钟线路上的下降沿，在第一控制线路上激活开始控制信号。通过这种方 式可以生成用于I 2c从机装置的控制信号，在其之后能够实现有效的交换在I2C总线上的传 输。
[0019] 所述方法的一个有利的扩展方案设置，当时钟线路具有高电平时，在第一控制线 路上禁用开始控制信号。通过这种方式可以生成用于I 2c从机装置的控制信号，在其之后能 够实现有效的交换在I2c总线上的传输。
[0020] 所述方法的其他有利的扩展方案设置，当在数据线路上出现下降沿并且时钟线路 具有高电平时，在第二控制线路上激活复位控制信号。通过这种方式可以通过限定的方式 从I 2c总线的线路上的信号状态生成复位控制信号。
[0021] 所述方法的另一有利的扩展方案设置，在生成了开始控制信号之后，禁用复位控 制信号。
[0022] 控制装置的一个有利的扩展方案设置，数据线路与第一变换器的输入端、第二D触 发器的变换的时钟输入端并且与第四D触发器的时钟输入端连接；
[0023] 其中，第一变换器的输出端与或门的第二输入端连接；
[0024] 其中，时钟线路与第二D触发器的输入端、第二D触发器的复位输入端、第一D触发 器的时钟输入端、第四D触发器的数据输入端并且与第三D触发器的时钟输入端连接；
[0025]其中，第二D触发器的输出端与第二变换器的输入端、第三D触发器的输入端并且 与或非门的第一输入端连接；
[0026] 其中，第二变换器的输出端与第一 D触发器的复位输入端连接；
[0027] 其中，第四D触发器的输出端与或非门的第二输入端连接；
[0028]其中，第三D触发器的输出端与I2C从机装置的第一控制线路、或门的第一输入端 并且与第三变换器的输入端连接；
[0029] 其中，第三变换器的输出端与第四D触发器的复位输入端连接；
[0030] 其中，或门的输出端与第一 D触发器的输入端连接；
[0031] 其中，第一D触发器的输出端与第四变换器的输入端连接；
[0032] 其中，第四变换器的输出端与第三D触发器的复位输入端连接;以及 [0033]其中，或非门的输出端与用于I2C从机装置的第二控制线路连接。
【附图说明】
[0034]以下，借助其他特征和优点根据多个附图详细描述本发明。在此，所有特征独立于 其在说明书和附图中的描述地以及独立于其在权利要求书中的引用地构成本发明的主题。 附图示出：
[0035]图1:用于阐明本发明的功能原理的功能状态图；
[0036]图2:根据本发明的控制装置的一种实施方式；
[0037]图3:控制信号的时间图，它们根据本发明的方法实现；
[0038]图4:根据本发明的方法的一个实施方式的原理流程图。
【具体实施方式】
[0039]图1示出功能状态图，其示出本发明的功能原理。
[0040] 示出五个不同的状态01^、0!1、5?、51'、1，它们允许根据数据线路504上和时钟线路 SCL上的电气状态来调节，其中所述状态具有以下意思：
[0041] DL:在运行的数据交换期间数据线路SDA上的0或者地电势
[0042] DH:在运行的数据交换期间数据线路SDA上的1或者高电势
[0043] SP:在I2C总线上识别的状态"STOP"
[0044] ST:在I2C总线上识别的状态"START"
[0045] I:在I2C总线上识别的不允许的状态。
[0046] 在所述状态01^、0!1、5?、51'、1之间示出的箭头表示在各个状态之间的转变或者过 渡，其中第一术语涉及数据线路SDA的状态，其中第二术语涉及时钟线路SCL的状态。
[0047]第一术语的"L"表示数据线路SDA上的下降沿，而第一术语的"0"表示数据线路SDA 上的恒定的低电平。
[0048]第一术语的"H"表示数据线路SDA上的上升沿，而第一术语的"Γ表示数据线路SDA 上的恒定的高电平。
[0049] 第二术语的"0"表示时钟线路SCL上的恒定的低电平，而第二术语的"Γ表示时钟 线路SCL上的恒定的高电平。
[0050] 第二术语的"H"表示时钟线路SCL上的上升沿，而第二术语的"L"表示时钟线路SCL 上的下降沿。
[0051] 如果在线路SDA和SCL上没有发生状态变化，则在图1的状态图中也不发生过渡。
[0052] 例如因此L1表示，在数据线路SDA上存在下降沿而在时钟线路SCL上存在恒定的高 电平。
[0053]图2示出用于控制I2C从机装置的根据本发明的控制装置100的一个实施例。控制 装置100构造为具有D触发器的同步逻辑装置，所述同步逻辑装置全部分别具有异步复位输 入端。可以识别两个线路SCL和SDA，它们的电气状态或者电平用作用于控制装置100的激 励。
[0054]数据线路SDA输送给第一变换器70的输入端、第二D触发器20的变换的时钟输入端 以及第四D触发器40的时钟输入端。时钟线路SCL输送给第二D触发器20的数据输入端、第二 D触发器20的复位输入端、第一 D触发器10的时钟输入端、第三D触发器30的变换的时钟输入 端以及第四D触发器40的数据输入端。
[0055]第二D触发器20的输出端输送给第三D触发器30的输入端、第二变换器71的输入端 以及或非门60的输入端。第四D触发器40的输出端输送给或非门60的第二输入端。
[0056]第三D触发器30的输出端构成第一控制线路LTG1，在所述第一控制线路上输出用 于I2c从机装置(未示出）的信号START。此外，第三D触发器30的输出端输送给或门50的第一 输入端并且还输送给第三变换器72的输入端。第三变换器72的输出端输送给第四D触发器 40的复位输入端。
[0057]第一变换器70的输出端输送给或门50的第二输入端，其中或门50的输出端输送给 第一 D触发器10的数据输入端。第二变换器71的输出端输送给第一 D触发器10的复位输入 端。第一 D触发器10的输出端输送给第四变换器73的输入端，所述第四变换器的输出端输送 给第三D触发器30的复位输出端。第三变换器72的输出端输送给第四D触发器40的复位输入 端。
[0058]或非门60的输出端是第二控制线路LTG2,在所述第二控制线路上对于I2C从机装 置提供复位控制信号RESET。当第二D触发器20(在I2C总线上探测的状态ST)或者第四D触发 器40(在I 2C总线上探测的状态SP)的输出端中的至少之一是激活的，则由或非门60生成复 位控制信号RESET。这意味着，仅仅当在I 2C总线上识别出状态ST时或者在I2C总线上出现没 有根据I2C标准的总线事件的情形中，才激活低有效的复位控制信号RESET。
[0059] 结果，借助控制装置100在第一控制线路LTG1上根据正确的ST状态生成开始控制 信号START，即当在数据线路SDA上出现下降沿并且时钟线路SCL具有高电平时，随后是时钟 线路SCL上的下降沿。
[0060] 随后，开始控制信号START借助时钟线路SCL上的高电平复位。对于I2C从机装置而 言，开始控制信号START优选用于显示1 2C总线上的有效的交换。
[0061] 每一次当借助图1的状态图在I2C总线上探测出了状