独立式键盘状态识别及编码电路的制作方法
【技术领域】
[0001] 本发明涉及一种键盘的扫描电路，尤其是一种独立式键盘状态识别及编码电路。
【背景技术】
[0002] 随着嵌入式技术的不断发展，当前各类电子产品普遍采用微控制器作为控制核 心，键盘作为主要的输入设备，得到了广泛的应用。
[0003] 目前的键盘扫描主要由微控制器所控制，需要通过运行微控制器中的程序来进 行，遇到干扰，造成程序飞跑，扫描程序将不能正常工作。
[0004] 申请号为CN201010153560.2的发明专利"一种矩阵键盘的快速扫描定位方法"采 用键盘中断触发的方式进入键盘的扫描定位过程，采用多次重复键盘扫描步骤的方法判断 按键是否有效，并对所获得的键值进行状态判断；如果多次采样状态相同，则处于稳定状 态，键值有效;如果多次采样状态不同，键值无效。单键操作或组合键操作需要单独判断，如 是单键操作，则进入单键处理模式;如是组合键操作，则进入组合键处理模式。该专利所述 方法解决了由于键盘自身的机械特性造成的键盘抖动而引起错键、连续触键等错误问题， 以及对组合键和重复按键的支持问题。但所述方法单键操作与组合键操作需要分别处理； 没有考虑键盘状态维持一段时间到后才执行有效操作的键盘操作功能;增减按键操作功能 或者是调整按键操作功能时，需要修改键盘扫描定位程序结构。
【发明内容】
[0005] 为了解决现有键盘扫描定位方法存在的上述技术问题，本发明提供了一种独立式 键盘状态识别及编码电路，由独立式键盘、第一缓冲寄存器、第二缓冲寄存器、编码器组成。
[0006] 所述独立式键盘共有N个按键，设有N位键盘状态信号输出端;所述N位键盘状态信 号为电平信号。
[0007] 所述第一缓冲寄存器为N位二进制寄存器;第一缓冲寄存器的N位数据输入端连接 至N位键盘状态信号输出端。
[0008] 所述第二缓冲寄存器为N位二进制寄存器;第二缓冲寄存器的N位数据输入端连接 至第一缓冲寄存器的N位数据输出端。
[0009] 所述编码器有2 X N位编码输入端;所述2 X N位编码输入端中的N位数据输入端连 接至第一缓冲寄存器的N位数据输出端，另外N位数据输入端连接至第二缓冲寄存器的N位 数据输出端;所述编码器有Μ位键号输出端。
[0010]所述第一缓冲寄存器的接收脉冲输入端和第二缓冲寄存器的接收脉冲输入端均 连接至时钟脉冲。
[0011]所述第一缓冲寄存器和第二缓冲寄存器在时钟脉冲的上升沿同时进行数据锁存， 或者在时钟脉冲的下降沿同时进行数据锁存。
[0012]所述第一缓冲寄存器的Ν位数据输出端和第二缓冲寄存器的Ν位数据输出端共同 输出2 ΧΝ位的状态码;所述状态码由有效状态码和无效状态码组成;所述编码器输出的键 号由有效键号和无效键号组成;所述有效状态码由有效键盘操作或状态产生，编码器输入 每一个有效状态码时对应输出相应的有效键号;所述无效状态码由无效键盘操作或状态产 生，编码器输入所有无效状态码时都对应输出无效键号。
[0013] 所述编码器有Μ位键号输出端，Μ值的选择应满足2?大于等于有效键号与无效键号 的数量之和。
[0014] 所述Ν位键盘状态信号与Ν个按键之间满足一一对应关系。
[0015] 所述时钟脉冲的周期为20~100ms;所述独立式键盘状态识别及编码电路还包括 振荡器和;所述振荡器输出时钟脉冲。
[0016] 所述独立式键盘状态识别及编码电路还包括键盘状态变化脉冲产生单元，用于判 断独立式键盘输出的键号是否发生改变，当独立式键盘输出的键号发生改变时，输出键盘 状态变化脉冲。
[0017] 所述键盘状态变化脉冲产生单元由Μ位延迟缓冲器、Μ个异或门和或门组成;Μ位延 迟缓冲器用于对独立式键盘输出的Μ位键号分别进行信号延迟;Μ个异或门的输入分别为Μ 位延迟缓冲器的输入、输出信号;Μ个异或门的输出分别连接至或门的输入端;或门的输出 端输出键盘状态变化脉冲。
[0018] 所述的Ν位、2 X Ν位、Μ位均指二进制位数据。
[0019] 本发明的有益效果是:将对单键操作、组合键操作、键盘维持状态操作的定位，由 时钟脉冲扫描转换成同一二进制长度的状态码，采用统一编码的方式进行处理，单键操作、 组合键操作、键盘维持状态操作仅体现在状态码的不同上;如果需要增减按键操作功能或 者是调整按键操作功能，不需要修改键盘扫描电路结构，只需根据增减后的状态码与键号 之间的对应关系更改编码器、即重新写入只读存储器的存储内容即可。所述发明电路没有 使用单片机、ARM等微控制器，不用运行程序，工作可靠。
【附图说明】
[0020] 图1是独立式键盘状态识别及编码电路原理框图；
[0021 ]图2是本发明实施例的独立式键盘电路图；
[0022] 图3是本发明实施例的扫描编码电路图；
[0023] 图4是本发明实施例的键盘状态变化脉冲产生单元的电路图；
[0024] 图5是本发明实施例的键盘有效操作的相关波形示意图。
【具体实施方式】
[0025] 以下结合附图对本发明作进一步说明。
[0026]图1是独立式键盘状态识别及编码电路原理框图，由独立式键盘400、第一缓冲寄 存器100、第二缓冲寄存器200、编码器300、振荡器500组成。
[0027]图2是本发明实施例的独立式键盘400的电路图，共有4个按键，由按键S1、按键S2、 按键S3、按键S4和连接至电源+VCC的上拉电阻R1、上拉电阻R2、上拉电阻R3、上拉电阻R4组 成。独立式键盘400的4个输出端分别一一对应输出按键S1、按键S2、按键S3、按键S4的状态 信号II、12、13、14,按键按下时，相应输出端的状态信号为低电平;按键未按下时，相应输出 端的状态信号为高电平。
[0028]图1中的第一缓冲寄存器100、第二缓冲寄存器200、编码器300组成扫描编码电路， 其实施例电路图如图3所示。独立式键盘电路有4个按键，因此，第一缓冲寄存器100、第二缓 冲寄存器200均要求寄存4位二进制数据。第一缓冲寄存器100的4个数据输入端D10~D13连 接至11、12、13、14;第二缓冲寄存器200的4个数据输入端D24~D27连接至第一缓冲寄存器 100的4个输出端Q10~Q13;编码器300的8个输入端A0~A7中，4个连接至第一缓冲寄存器 100的4个输出端Q10~Q13,另外4个连接至第二缓冲寄存器200的4个输出端Q24~Q27。编码 器300输出经过扫描编码确定的4位二进制键号。
[0029]图3中，触发器101组成第一缓冲寄存器100、触发器201组成第二缓冲寄存器200。 触发器101由4个边沿触发器组成，4个边沿触发器的触发输入端CLK1为第一缓冲寄存器100 的接收脉冲输入端，均连接至振荡器500的CP时钟脉冲输出端;触发器201由4个边沿触发器 组成，4个边沿触发器的触发输入端CLK2为第二缓冲寄存器200的接收脉冲输入端，均连接 至振荡器500的CP时钟脉冲输出端。触发器101、触发器201优选由边沿触发的D触发器组成， 例如，由双D触发器74HC74、4D触发器74HC175、8D触发器74HC273组成。图3实施例中，触发器 101、触发器201选择上升沿触发的8D触发器74HC273,此时，要将图3中未画出的清零输入端 连接至高电平，使74HC273的清零功能处于无效状态，只具有触发功能。触发器101和触发器 201均只需要4D触发器，各自任意使用所选8D触发器74HC273中的4个D触发器即可。8D触发 器74HC273的触发输入端连接至CP。
[0030] 图3中，只读存储器301组成编码器300。只读存储器301的地址输入端A7~A0为编 码器300的输