基于分时复用技术的cholesky矩阵求逆系统的制作方法
【技术领域】
[0001] 本发明属于雷达信号处理技术领域，具体是一种基于FPGA的正定复数矩阵求逆的 硬件结构。在雷达信号处理中，常对正定复数矩阵求逆，若使用通用矩阵求逆的算法和结 构，会使用额外的资源。本发明提出的硬件结构专门针对正定复数矩阵求逆，适合雷达信号 处理中的求逆操作。
【背景技术】
[0002] 矩阵求逆的方法有很多，包括伴随矩阵法、高斯消元法、初等变换法、矩阵分解法 等等。
[0003] 上述各种矩阵求逆的方法中，伴随矩阵法、高斯消元法、初等变换法中需要求大量 的行列式，每个行列式都几乎要计算到所有的矩阵元素，计算量大，对存储空间的需求大， 在FPGA上实现比较困难。
[0004] 矩阵分解法是将矩阵分解为一些较简单矩阵的乘积，如三角矩阵或酉矩阵，他们 都具有某种特性，较容易得到逆矩阵。对分解得到的矩阵求逆后相乘，得到原矩阵的逆矩 阵。矩阵分解法分为几种:1) LU分解法，2) QR分解法，3)奇异值分解法，4) cho 1 esky分解法。
[0005] 前三种矩阵分解法，都是对所有可逆复数矩阵进行求解与计算，算法较复杂，资源 使用较多；而第四种分解法是针对共辄对称矩阵求逆，算法较简单，资源使用也较少。而在 雷达信号处理中，主要是对自相关后得到的共辄对称矩阵进行求逆操作，因此本发明选择 cho 1 esky分解法。
[0006] cholesky分解法常用于线性方程的求解、矩阵求逆和行列式计算，在雷达信号处 理、科学计算等诸多领域也有广泛应用。根据公式A = L*D*LH，ch〇leSky分解法是将原矩阵A 分解为单位下三角矩阵L(对角线元素为1)、对角矩阵D，上三角矩阵LH(是L的共辄转置矩 阵），原矩阵A对角线上的元素必须是实数，其他元素可以是复数。
[0007] 因三角矩阵几乎一半数据都为0,所以求逆简单，且LH是L的共辄转置矩阵，因此只 需求得(LH广S取共辄转置即得到了 L'
[0009] 令Gij = Lij*Dii,则cholesky分解公式可由此推得：
[0010] dii = aii，
[0011] 对 i = 2...n 有
[0013]由于dii出现在分母中，因此只有当dii矣0(i = l. . .n)时，分解才能进行到底。此 外，在实际的计算过程中，即使不为零，但当它很小的时候，由于计算机的精度限制，会导致 下溢，也会使分解运算不稳定。
【发明内容】
[0014] 发明目的：在FPGA芯片上提供一种硬件复杂度低，资源利用率高的正定矩阵浮点 求逆结构。在尽可能减少硬件资源消耗的情况下，通过提高矩阵求逆运算的并行度来保证 运算速度。
[0015] 技术方案:一种基于分时复用技术的cholesky矩阵求逆系统，包括五个模块：1)主 控状态机模块2)资源复用模块3)ch 〇leSky分解模块4)上三角矩阵求逆模块5)矩阵相乘模 块。
[0016] 所述的主控状态机模块与系统总线相连接，在求逆操作开始前，接收使能拉高，根 据待求逆矩阵维度，从外部按行顺序接收原矩阵数据，存放在资源复用模块的存储器中，接 收完成后，将接收使能拉低，并通过cholesky分解模块、上三角矩阵求逆模块、矩阵相乘模 块分别进行cholesky分解、上三角矩阵求逆、矩阵乘法3个步骤进行cholesky矩阵求逆操 作。求逆完成后向总线发出求逆结束信号，通知系统总线从存储模块读取运算结果。
[0017] 所述的资源复用模块内部有3个存储器，1个单精度浮点复数乘法器，1个单精度浮 点复数累加器，存储器用于存放求逆过程中各个阶段的矩阵数据，在cholesky分解，上三角 求逆，矩阵乘法的运算中，都需进行复数乘法，复数累加操作，且三个运算步骤是顺序执行， 因此可复用单精度浮点复数乘法器和单精度浮点复数累加器(见表1)。资源复用模块与主 控状态机模块、cholesky分解模块、上三角矩阵求逆模块、矩阵相乘模块相连接。根据主控 状态机的状态，资源复用内部的存储资源和运算资源受不同模块控制。
[0018] 所述的cholesky分解模块是通过对原矩阵元素进行乘法，加法，除法运算将原矩 阵A分解为单位下三角矩阵L(对角线元素为1)、对角矩阵D，上三角矩阵L H(是L的共辄转置 矩阵hcholesky分解模块内部是一个地址生成状态机和两个单精度浮点除法器，外部与主 控状态机和资源复用模块相连，在分解过程中将使用资源复用模块中的2个存储器和浮点 乘法器，浮点累加器，2个存储器分别存放原始矩阵A和分解得到的上三角矩阵L h。
[0019]在接收到主控状态机模块输入的cholesky分解起始信号后，cholesky分解模块的 内部地址生成状态机根据矩阵维度开始按cholesky分解公式的计算顺序生成原矩阵读地 址和分解后上三角矩阵的写地址。将读出的数据依次送入浮点乘法器，浮点累加器，浮点除 法器，除法器结果即为分解后上三角矩阵的元素。在分解完成后，通过复用浮点除法器对分 解后得到的对角矩阵的所有对角元素求倒数(即求对角阵的逆）。
[0020] 所述的上三角矩阵求逆模块，因 choelsky分解后得到的上三角矩阵的对角线元素 全为1，所以可以对上三角矩阵求逆公式进行简化，省去除法操作。上三角矩阵求逆模块内 部是一个地址生成状态机，外部与主控状态机和资源复用模块相连，在上三角矩阵求逆过 程中将使用资源复用模块中的2个存储器、浮点乘法器和浮点累加器，2个存储器分别存放 的是分解得到的上三角矩阵L H和求逆得到的上三角逆矩阵(dr1，在接收到主控状态机模 块输入的上三角矩阵求逆起始信号后，上三角矩阵求逆模块的内部地址生成状态机根据矩 阵维度开始按上三角矩阵求逆公式的计算顺序生成原上三角矩阵读地址和上三角逆矩阵 的写地址，将读出的数据依次送入浮点乘法器，浮点累加器，累加器结果即为上三角逆矩阵 的元素。
[0021] 所述的矩阵乘法模块内部是一个地址生成状态机，外部与主控状态机和资源复用 模块相连，在矩阵乘法过程中将使用资源复用模块中的3个存储器、浮点乘法器和浮点累加 器，3个存储器分别存放的是求逆得到的上三角逆矩阵α Η)'矩阵αΗ"和矩阵ΙΓ1相乘的结 果和原矩阵的逆α'在接收到主控状态机模块输入的矩阵乘法模块起始信号后， 通过矩阵乘法模块内部的地址生成状态机控制的存储器读写，先进行上三角矩阵(dr 1与 对角阵d-1相乘，再进行上三角矩阵妃)-1^-1与下三角矩阵r 1相乘，得到元矩阵的逆a-1。
[0022] 工作原理:cholesky分解矩阵求逆运算划分为三个步骤进行：
[0023] (Dcholesky分解，根据公式A = L*D*LH，将原矩阵A分解为单位下三角矩阵L(对角 线元素为1)、对角矩阵D，上三角矩阵LH(LH是L的共辄转置矩阵），并且将D对角线上的各个元 素分别求倒数(即D的逆），原矩阵A对角线上的元素必须是实数，其他元素可以是复数；
[0024] (2)上三角矩阵求逆，将LH矩阵求逆得到其逆矩阵妃广1;
[0025] ⑶矩阵乘法，根据公式α<=先将矩阵αΗ"和矩阵IT1相乘，再将矩 阵妃广1*^1与矩阵Γ1相乘得到原矩阵的逆A一1。
[0026]有益效果:在雷达信号处理中，常对正定复数矩阵求逆，若使用通用矩阵求逆的算 法和结构，会使用额外的资源。本发明提出的硬件结构专门针对正定复数矩阵求逆，适合雷 达信号处理中的求逆操作。同时，通过分时复用存储器和运算资源，最大限度地提高硬件资 源的利用率以及运算效率。
【附图说明】
[0027] 图1为cholesky矩阵求逆硬件架构示意图；
[0028] 图2为cholesky分解流程图。
【具体实施方式】
[0029] 下面结合具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明 而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价 形式的修改均落于本申请所附权利要求所限定的范围。
[0030] 基于分时复用技术的cholesky矩阵求逆系统，包括五个模块：1)主控状态机模块 2)资源复用模块3)ch〇le Sky分解模块4)上三角矩阵求逆模块5)矩阵相乘模块。
[0031] 主控状态机模块与系统总线相连接，在求逆操作开始前，接收使能拉高，根据待求 逆矩阵维度，从外部按行顺序接收原矩阵数据，存放在资源复用模块的存储器中，接收完成 后，将接收使能拉低，并通过cholesky分解模块、上三角矩阵求逆模块、矩阵相乘模块分别 进行cholesky分解、上三角矩阵求逆、矩阵乘法3个步骤进行cholesky矩阵求逆操作。求逆 完成后向总线发出求逆结束信号，通知系统总线从存储模块读取运算结果。
[0032] 资源复用模块内部有3个存储器（图1中RAM A_C)，1个单精度浮点复数乘法器，2个 单精度浮点累加器。资源复用模块与主控状态机模块、cholesky分解模块、上三角矩阵求逆 模块、矩阵相乘模块相连接。根据主控状态机的状态，资源复用内部的存储资源和运算资源 受不同模块控制。
[0033] cholesky分解模块是通过对原矩阵元素进行乘法，加法，除法运算将原矩阵A分解 为单位下三角矩阵L(对角线元素为1)、对角矩阵D，上三角矩阵LH(是L的共辄转置矩阵）。 cholesky分解模块内部是一个地址生成状态机和两个单精度浮点除法器，外部与主控状态 机和资源复用模块相连，在分解过程中将使用资源复用模块中的存储资源和浮点乘法器， 浮点累加器。
[0034]在接收到主控状态机模块输入的cholesky分解起始信号后，cholesky分解模块的 内部地址